近幾年來，數字信號處理器（DSP）得到了廣泛的應用。由于DSP采用程序空間和數據空間分離的哈佛結構，對程序和數據并行操作，使之成倍地提高了處理速度；再加上流水線技術，使得DSP的指令周期多為10ns級。而與之配套的外圍器件卻沒有像DSP那樣猛地發展。首先，DSP與外圍器件之間的速度差異日益顯著，大部分外圍器件的讀寫周期在50ns以上，即使是最快的靜態RAM，其讀寫周期亦為8ns左右，也只能與50MHz以下的DSP直接接口；其次，一些領域的器件在設計時并沒有考慮與DSP接口，以至于不能直接接入DSP總線，如CAN總線控制器SA1000采用地址總線與數據總線分時復用的總線接口。這使得DSP與許多外部器件難以接口，特別是在與多個外部器件接口或者與總線不兼容的外部器件接口時，常常會出現因接口處理不當而導致接口效率低下的情況。當DSP對外部器件的操作頻率很高時，接口效率的高低將對系統的運行速度產生不可忽略的影響。

1多個外設的情況

當DSP與低速器件接口時，可以通過設置DSP片內的等待狀態產生控制寄存器（WSGR），在相應的程序空間、數據空間或I/O空間產生1～7個等待周期，以使DSP的訪問速度能和低速器件相匹配。當在同一空間內既有低速器件又有高速器件時，通常WSGR的延時值被設置成與速度最慢的器件相一致，以保證DSP對所有的器件都能進行正確的訪問。若對高速器件的操作很頻繁，則這種對整個空間的延時將極不合理地降低系統速度。例如，有些系統在程序空間同時擴展有RAM和ROM。而ROM的速度一般遠遠低于RAM，其訪問周期一般為100～200ns，即使DSP和RAM的訪問速度均可達到25ns，但對整個數據空間進行延時后，DSP也只能以ROM的訪問速度（100～200ns）對RAM進行訪問。

在這種情況下，首先應考慮使用軟件方法提供效率。其方法是默認的情況下將WSGR設置成與高速器件一致，當要訪問低速器件時再修改WSGR的值。DSP常常對外部件進行連續操作，在這種情況下，軟件方法還是比較有效的。但最大問題在于增加了軟件負擔和不穩定因素。

顯然，效率最高的情況是，既不需要修改WSGR，DSP又能以外部器件本身的速度對它們進行訪問。事實上，只要能夠產生適當的信號控制DSP的READY端，就可以達到這個目的。DSP在開始一個外部總線的操作后，會在每一個CLKOUT信號（DSP的時鐘輸出）的上升沿時刻對READY端進行查詢，若READY為低，則保持總線的狀態不變，然后在下一個CLKOUT上升沿時刻兩次查詢，直至查詢到READY為高時結束本次總線訪問。

下面的設計實例中介紹的硬件等待電路（見圖1）能夠實現這個功能。它針對不同的外部器件產生相應的等待信號送到DSP的READY端，實現硬等待。其核心器件采用了廣泛應用的通用邏輯陣列（GAL），GAL的引腳定義與圖1相對應。使用GAL器件使硬件設計變得簡單而靈活，可以完成比較復雜的邏輯關系。

近年來，計算機產品的應用領域越來越廣，數字信號處理器的發展表現得尤為明顯。DSP芯片制造商和DSP板開發商利用自身的優勢不斷開發出多DSP結構的產品來滿足這種需求。通常的DSP設備是與嵌入式系統相結合，來實時地完成某一特定任務。隨著信號采集速度和處理速度的要求越來越高，許多領域都需要進行多處理器運算，其中包括醫學、圖像處理、軍事、工業控制、電信等許多領域。多處理器系統可以根據所需實現的功能和處理器的性能來調節處理結點的數目，使系統達到最佳的性能價格比。

實際上，只有從芯片開始仔細設計，才能方便地實現多處理器系統的調節功能。這里選用的是AD公司新出品的SHARC級處理器ADSP21160。

ADSP21160具有很大的片內存儲區、多重內部總線結構、獨立的I/O子系統；具有構造多處理器系統的所有特點，能夠真正支持處理器數目的可調節功能，十分適合組成高性能浮點的多DSP系統。

VxWorks是目前世界上用戶數量最大的實時操作系統。這使它除了具有優越的技術性能之外，還具有豐富的應用軟件支持、良好的技術服務和可靠的系統穩定性。由于它具有以上優點，本系統中選用了VxWorks作為MVME167的操作系統。

一、ADSP21160的特點

ADSP21160是AD公司采用超級哈佛結構的一種新產品。21160的匯編代碼與2106x兼容，處理器具有SIMD（單指令流多數據流）功能；而2106x只具有SISD（單指令流單數據流）功能。為了充分利用這種新的功能，一些指令做了一些改變。ADSP21160包括1個100/150MHz的運算核、雙端片內SRAM、1個支持多處理器的集成在片內的I/O處理器和多重內部總線以消除I/O瓶頸。

摘要該文介紹了DSP編程的基本原則和方法,并給出程序實例幫助理解,讀者可以此為基礎來拓展、生成自己的實用程序。

在DOS下編程,將聲音轉化為數據記錄下來,或將數據轉化為聲音,通過聲卡上配置的喇叭回放出來,是一項很有實用價值和開發魅力的技術。時下流行的聲卡,如SoundBlasterPro及其兼容卡,都配有數字聲音處理器DSP芯片(DigitalSoundProcessor),專門用于對聲音進行數字記錄及回放,是聲音數字處理的基礎硬件。而WAV文件、VOC文件等,則都是這些數據記載的具體形式。Creative公司為了方便用戶,提供了一組CT-Voice驅動程序,專門針對VOC文件,作為開發利用DSP功能的軟接口,使用比較方便。但是,也造成了某些限制。對于開發者而言,直接對DSP硬件編程,實現其功能,也許是更有吸引力的。

聲音,無論是從揚聲器輸出的,還是從話筒輸入的,都是模擬量。

而數據,無論是內存里操作的,還是磁盤上存儲的都是數字量。因此,微機處理聲音,大多離不開ADC與DAC兩種轉換。由于聲音數據的數據量比較大,在聲音的數字處理中,除直接由CPU進行傳輸外,批量數據常采用DMA方式傳輸,以節省較多的CPU時間。

總括起來,ADC與DAC兩種轉換方式,直接傳輸和DMA傳輸這兩種傳輸方式,再加上不同的壓縮方式,如喇叭控制、靜寂等等,所有這些的不同組合,就構成了DSP的各種功能。根據DSP的硬件原理,其各種功能都規定了一定的操作步驟。

一、DSP編程要點

摘要根據DSP課程教學內容多、難度大和實踐性強的特點，從教學內容和方法手段等方面對該課程的教學做了有益的探索。其中教學內容提出抓住一條主線，圍繞一個中心，突出教學重點；而教學方法強調增加師生互動，自行開發多媒體課件，融入開發實例以及改進考核方式等。通過以上措施，提高了DSP課程的教學效果。

“DSP原理及應用”是一門應用型課程，具有內容多、綜合性強等特點。如何在有限的教學時數內高質量地完成教學任務，使學生掌握關鍵技術并具備一定的應用能力是擺在每一位課程教師面前的重大課題。①該課程在我校的開設時間并不長，如何抓住教學重點以及改進教學方法，有效提高教學質量并培養符合市場需求的合格人才，這使得對DSP課程進行教學改革研究有重要的現實意義。

1DSP課程教學現狀

（1）教學內容不夠合理。DSP課程的總課時為30課時左右，由于課時少，加之該課程開設時間較短，較難找到合適的優秀教材。目前的教學基本是按照所選教材內容結構進行教授，很難激起學生的學習興趣，難以達到教學目標。

（2）重理論輕實踐，理論教學和實踐教學脫節。某些專業的DSP課程實踐學時不足10學時甚至更少，作為實踐性很強的專業課，缺乏足夠的實踐確實很難達到理想的教學效果。而理論教學和實踐教學脫節，無法充分利用有限的實踐機會加深理解專業理論。

（3）考核方式過于死板。目前的考核方式多為試題考試加平時成績，很少體現學生的實際動手能力，學生所掌握的理論與實際相脫離較為嚴重，存在“高分低能”現象。

摘要：介紹了SPI通信協議，給出了將TI公司生產的TMS320C5402DSP用于SPI協議通信的串口配置方法和接口電路設計，同時給出了串口McBSP的配置程序。

關鍵詞：多通道緩沖串行口McBSPTMS320C5402μPD780308SPIDSP

1引言

隨著信息技術革命的深入和計算機技術的飛速發展，DSP技術也正以極快的速度被應用到科技和國民經濟的各信領域。在很多工程開發設計中，由于要求實現單片DSP與單片DSP、多片DSP芯片以及及其它處理芯片之間的通信，因此，怎樣更高效、更便捷的實現這些通信，已成為廣大DSP應用者首先要解決的一個問題。

本文根據筆者在工程應用和調試方面用TI的DSPTMS320C5402與NEC的μPD780308單片機進行通信的經驗，介紹并討論了將TMS320C5402DSP的多通道緩沖串行口McBSP（Multi-channelBufferedSerialPort）配置為SPI模式（即時鐘停止模式），從而實現DSP與其它單片處理器之間的通信設計方法同時給出了實現方法的部分程序代碼。

2多通道緩沖串行口McBSP

摘要：分析了導致DSP系統接口效率低下的幾種情況，重點敘述了相應的提高效率的設計方法，并提供了電路圖和源程序。

關鍵詞：DSP接口電路CAN控制器

近幾年來，數字信號處理器（DSP）得到了廣泛的應用。由于DSP采用程序空間和數據空間分離的哈佛結構，對程序和數據并行操作，使之成倍地提高了處理速度；再加上流水線技術，使得DSP的指令周期多為10ns級。而與之配套的外圍器件卻沒有像DSP那樣猛地發展。首先，DSP與外圍器件之間的速度差異日益顯著，大部分外圍器件的讀寫周期在50ns以上，即使是最快的靜態RAM，其讀寫周期亦為8ns左右，也只能與50MHz以下的DSP直接接口；其次，一些領域的器件在設計時并沒有考慮與DSP接口，以至于不能直接接入DSP總線，如CAN總線控制器SA1000采用地址總線與數據總線分時復用的總線接口。這使得DSP與許多外部器件難以接口，特別是在與多個外部器件接口或者與總線不兼容的外部器件接口時，常常會出現因接口處理不當而導致接口效率低下的情況。當DSP對外部器件的操作頻率很高時，接口效率的高低將對系統的運行速度產生不可忽略的影響。

1多個外設的情況

當DSP與低速器件接口時，可以通過設置DSP片內的等待狀態產生控制寄存器（WSGR），在相應的程序空間、數據空間或I/O空間產生1～7個等待周期，以使DSP的訪問速度能和低速器件相匹配。當在同一空間內既有低速器件又有高速器件時，通常WSGR的延時值被設置成與速度最慢的器件相一致，以保證DSP對所有的器件都能進行正確的訪問。若對高速器件的操作很頻繁，則這種對整個空間的延時將極不合理地降低系統速度。例如，有些系統在程序空間同時擴展有RAM和ROM。而ROM的速度一般遠遠低于RAM，其訪問周期一般為100～200ns，即使DSP和RAM的訪問速度均可達到25ns，但對整個數據空間進行延時后，DSP也只能以ROM的訪問速度（100～200ns）對RAM進行訪問。

在這種情況下，首先應考慮使用軟件方法提供效率。其方法是默認的情況下將WSGR設置成與高速器件一致，當要訪問低速器件時再修改WSGR的值。DSP常常對外部件進行連續操作，在這種情況下，軟件方法還是比較有效的。但最大問題在于增加了軟件負擔和不穩定因素。

1引言

數字音頻已經具有很長的發展歷史，在1937年就已經發明出了PCM，此技術也為后續的數字音頻信號處理技術奠定了良好的基礎。雖然在早起已經具有了一定的基礎，但是數字音頻處理技術的發展仍然會受到多方面的影響，所以在后續的幾十年內都未能得到實質性的進展，而是隨著其它相關的技術發展而緩慢前行。繼上世紀90年代后，數字技術發展迅速，各種數字錄音、環繞音頻等技術都得到了突破性的發展。到了今天，數字化這個概念已經非常成熟，許多大型的企業都紛紛推出了自己的數字產品，可以說如今我們正處于一個數字化時代。

2數字信號處理DSP與數字音頻信號處理概述

2.1數字信號處理DSP概述數字信號處理DSP是一門涉及多學科的新型學科，它隨著計算機技術的快速發展也得到了很大的發展。在過去十幾年里，數字信號處理DSP已經逐漸成為通信行業中一項極其重要的技術。數字信號處理DSP主要是通過計算機或者專業化的工具，以數字化的方式完成信號的手機、轉換、識別等任務，最終得到所需要的數字信號。DSP數字信號處理技術主要是以數字信號處理的理論、實現及運用為基礎發展而來，理論上的發展促進了技術的實現以及應用，而應用反過來有促進了理論的提高。數字信號處理DSP涉及到許多領域，如數學、微積分、概率等都是以數字信號處理DSP技術作為基礎工具，而音頻信號處理也與之密切相關。

2.2數字音頻信號處理概述DSP在數字音頻信號處理中的運用主要有：糾錯、多重利用、語音合成、數據轉換等，基于DSP的數字音頻信號還可以實現多樣化的效果，絕對部分用戶都可以通過此技術下的設備聽出不同的效果。如在一些特殊場景DSP設計的數字音頻信號處理文/馮志鴻本文基于DSP設計的數字音頻信號處理做了概述與分析，具有一定參考借鑒價值。當音頻產品需要對多音頻進行處理時，TI所具有強大的音頻解決方案就可以使用DSP中強大的算法，將不同來源的數字資料直接輸送到揚聲器中。目前大部分的音頻處理過程是通過數字線路連接的形式，這樣就可惡意有效避免模擬信號過程中所存在的功能缺失以及信號損失等。最后，TI的DSP芯片還可以處理音頻標準的其它格式，如立體環繞音效、AC3以及AAC。若音頻產品后期需要進行提高音質的操作，TI也具有TAS300x系統，可以執行芯片內含的先進濾波算法，同時對揚聲器的相應特征進行實時修正。為了提高音頻的處理效果，無論是個人還是企業所用的音頻產品都已經開始朝著數字化趨勢不斷發展，同時它也在不斷推進消費市場的發展，隨著數字音頻處理技術的提高，未來音頻產品市場的行情將會發生巨大的改變。

其中德州儀器TI就具有兩種數字音頻方案，其中最為關鍵的就是DSP技術。當音頻產品需要對多音頻進行處理時，TI所具有強大的音頻解決方案就可以使用DSP中強大的算法，將不同來源的數字資料直接輸送到揚聲器中。目前大部分的音頻處理過程是通過數字線路連接的形式，這樣就可惡意有效避免模擬信號過程中所存在的功能缺失以及信號損失等。最后，TI的DSP芯片還可以處理音頻標準的其它格式，如立體環繞音效、AC3以及AAC。若音頻產品后期需要進行提高音質的操作，TI也具有TAS300x系統，可以執行芯片內含的先進濾波算法，同時對揚聲器的相應特征進行實時修正。為了提高音頻的處理效果，無論是個人還是企業所用的音頻產品都已經開始朝著數字化趨勢不斷發展，同時它也在不斷推進消費市場的發展，隨著數字音頻處理技術的提高，未來音頻產品市場的行情將會發生巨大的改變。

摘要：和異步機的各種控直接轉矩控制目前已經應用到同步機制系統中，由于其采用BangBang控制，長控制周期將導致大電流和大的轉矩脈動這兩個突出問題，要使控制性能更為優越必然對控制周期提出更高的要求。提高控制平臺性能是解決這些問題的有效途徑之一。TI公司的2000系列DSP是電機控制領域常用芯片，針對電機控制設計的事件管理器具有突出優點。3X系列DSP則是性價比很好的通用芯片，浮點運算，數據處理速度快。為此采用雙DSP系統結構，從電機控制領域特點出發，利用TMS320LF2407A控制上的強大功能而專注于控制方面的工作；TMS320VC33浮點運算能力強，則進行數據的分析和處理。使用雙口RAMCY7C025實現雙機之間的高速數據交流和通信，使得不同MDSP優勢充分體現，協同工作，大大提高控制平臺的性能。

關鍵詞：電機控制；直接轉矩控制；雙DSP；雙端口RAM；通信

引言

直接轉矩控制[1]是目前廣為研究的電機控制理論之一，已在異步機上取得了成功，而在同步機方面的應用也已有了一定發展[2]。由于該理論直接對轉矩進行控制，故瞬態性能得到了顯著的改善。但是，由于其采用的是BangBang控制，控制周期過長會使電流過大；同時大周期會使轉矩脈動加大。為了解決這個問題可以從控制策略上加以改進，比如采用SVMDTC[3]來取代傳統DTC方案；也可以在控制平臺上加以考慮，提高處理器速度，縮短控制周期。以單個DSP為核心的控制平臺（常見的芯片如TI公司的2000系列），由于既要完成復雜的算法，還要執行數據采集、控制信號輸出、系統保護以及人機交互等一系列操作，無法有效地縮短控制周期。在綜合考慮了各種數字信號處理器的性能之后，決定采用雙DSP并行工作的體系結構；并同時考慮到該控制系統的特點，即在每個控制周期內兩個DSP之間交換的信息很少，不同于諸如圖像采集系統[4]那樣，需要大流量的數據交換。由此采取了一系列特殊的設計思想。首先，在芯片的選型上兼顧了各自不同的特點，即專用于電機控制領域的芯片TMS320LF2407A專注于控制；高速通用數據處理芯片TMS320VC33則著眼于復雜算法的實現，從而充分利用了各自的特點。其次，針對電機控制這一特定領域，需要采集的數據相對較少，同時反饋的也只是計算結果，即PWM波發送策略，并無大量中間結果，因此，需要考慮的重點是控制方法的實現，和數據采集的實現必須占用盡可能少的資源。同時由于數據量較少，可以用較小的代價來實現數據的冗余，使得數據處理時更加靈活和方便，DSP之間并不一定保持同步工作狀態。為了實現兩個DSP之間的數據交換和通信，選擇了雙口RAM作為兩者之間的媒介。并從硬件和軟件上相互配合，避免存儲空間爭用[5]的同時，使得數據存儲過程盡量少耗費各種資源。

1硬件系統構成

TMS320LF2407A最突出的特點在于其事件管理器模塊：共有兩個事件管理器EVA及EVB，提供了8個16位脈寬調制（PWM）通道。這些都是針對電機控制而設計的，在PWM波的產生上相當方便可靠；可編程的PWM死區控制可以防止上下橋臂同時輸出觸發脈沖而導致直通。同時每個模塊還提供了兩個外部引腳PDPINTA和PDPINTB，當該引腳上出現低電平時事件管理器模塊將快速關閉相應的PWM通道，起到保護作用。片內模數轉換模塊為數據采集提供了高性能的A/D轉換器，最小轉換時間只有500ns。由于轉換時間是整個控制周期的組成部分之一，快速A/D對于縮短控制周期是非常有利的。

摘要：慣性導航系統具有自主性好、隱蔽性好、抗干擾能力強等優勢，被廣泛應用于航空、航天以及武器系統等領域。捷聯慣導系統是一種與載體固連的數字化慣性導航系統，數字信號傳輸與通信是導航實現的前提和基礎。利用DSP28335硬件架構，設計了捷聯慣導系統串口通信模塊，可以實現捷聯慣導系統和DSP之間的高速串口通信。通過試驗驗證了數據通信的有效性和可靠性。

關鍵詞：捷聯慣導；串口通信；DSP

1引言

捷聯式慣性導航系統（StrapdownInertialNavigationSys-tem,SINS）將慣性器件直接固連在運載體上，慣性器件可以感應出運載體的加速度和姿態等信息，而且不受任何外部因素的影響，可以實現真正意義上的自主式導航[1-3]。捷聯慣導系統具有成本較低、體積更小、可靠性更高等優點，因此已成為慣性導航技術的重要發展方向之一。相對于傳統平臺式慣性導航系統，捷聯慣導數字化程度更高，因此數字信號的傳輸與通信是導航實現的前提和基礎。目前，捷聯慣導與上位機或導航解算計算機的通信主要采用串行通信。通信數據主要包含陀螺儀輸出的角速度數據和加速度計輸出的加速度數據等，用于后續導航解算和數據處理分析。為保證導航解算對于慣性器件數據更新率的要求，慣導串行通信通常具有數據量大、波特率高、更新率高等特點。在通用計算機上實現慣導高速串行通信相對簡單，文獻[4][5]介紹了在VC++開發平臺下，基于MSComm進行串口編程的方法。文獻[6][7]闡述了在VC++開發平臺下基于MOXA多串口卡的多串口實時通信的實現方法。但是在嵌入式計算機上，由于要兼顧成本和性能，需要對系統資源進行優化配置，對程序進行合理設計。本文基于低成本的DSP28335硬件架構，設計了捷聯慣導高速串行通信模塊，以較低的硬件成本，構建了慣性導航實現平臺。

2DSP28335及開發環境簡介

DSP（DigitalSignalProcesser）即數字信號處理器，是美國德州儀器公司（TexasInstruments，簡稱TI）研發生產的專用于數字信號處理的芯片，其強大的浮點型計算能力是目前市面上其他CPU無法比擬的，集成有專用數學計算指令集以及對內存優化能力使這款專用CPU在數字信號處理領域表現優異。由于是專用CPU，因此DSP只能用TI公司專用的軟件開發工具設計軟件，TI公司將這款軟件命名為CCS（CodeComposerStudio，CCS集成代碼開發環境）。DSP系統軟件開發工具CCS編輯、編譯、連接、軟件仿真以及硬件調試等功能于一體，操作簡單，擁有良好的人機交互界面，并支持C語言標準，編程簡單易于開發[8]。它不僅提供了配置、建立、調試、跟蹤和分析程序的工具，而且便于實時、嵌入式信號處理程序的編制和測試，能夠加速程序開發進程，提高設計工作效率。

一、引言

目前越來越多的工科院校開設了DSP課程，但是在許多高職院校，DSP課程卻是最年輕的課程之一。無論在教材選取、教學內容，教學方式、方法，還是考核方式上，都帶有一定的盲目性。為使學生掌握新技術，提高專業技能，提高就業競爭能力，我院通信專業開設了DSP課程，筆者結合教學實際，對DSP課程開設進行了有益的探索。

二、教學目標

2.1知識目標通過DSP課程的學習，使學生了解DSP的發展狀況和應用領域，掌握DSP的基本硬件結構特點和集成開發環境CCS的使用，學習DSP的硬件設計和軟件編程的基本方法，學會利用實驗設備進行DSP系統軟硬件開發，為后續的課程設計和畢業設計打下堅實的基礎，為今后從事數字信號處理相關工作做準備。

2.2能力目標使學生在實踐中提高動手能力和自學能力；通過分析、綜合、探究等活動，培養學生探索求真知的精神。

三、教學實施