導(dǎo)語：如何才能寫好一篇電路設(shè)計，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

本文簡要分析了電子電路設(shè)計中關(guān)鍵的設(shè)計原則、設(shè)計方法，以及設(shè)計和制作的過程。

【關(guān)鍵詞】電子電路 設(shè)計 制作 調(diào)試

【關(guān)鍵詞】電子電路 設(shè)計 制作 調(diào)試

隨著科技的發(fā)展和社會的不斷進(jìn)步，越來越多的新型電子產(chǎn)品不斷涌現(xiàn)。電子電路作為這些電子產(chǎn)品的核心部分，直接關(guān)系到電子產(chǎn)品的性能及質(zhì)量。因此，對電子電路的設(shè)計原則、設(shè)計方法、設(shè)計步驟以及制作調(diào)試過程進(jìn)行研究分析，具有重要的意義。

1 電子電路的設(shè)計原則

1.1 整體性原則

在電子電路的設(shè)計中，既要以整體為出發(fā)點(diǎn)，也要注重考慮其內(nèi)部的各個組成部分之間的相互關(guān)系，同時還應(yīng)注意電路的整體受到外部環(huán)境影響的因素。在設(shè)計的過程當(dāng)中，應(yīng)該注意以綜合為前提，以分析為主。在對電路進(jìn)行分析時要局部綜合考慮，而在綜合時也要對各元件的功能具體分析。

1.2 功能性原則

將整個的電子電路系統(tǒng)劃分成幾個不同的模塊，每個模塊能夠獨(dú)立完成一項或者幾項功能。設(shè)計電子電路時，對各個模塊分別進(jìn)行設(shè)計分析，然后再將之組合成最終所需要的系統(tǒng)。

1.3 最優(yōu)化原則

當(dāng)電子電路的設(shè)計初步完成時，系統(tǒng)已能夠初步實(shí)現(xiàn)所需要達(dá)到的功能，但該系統(tǒng)的各個模塊在相互配合的過程中可能還存在著一些問題，使功能不能實(shí)現(xiàn)最優(yōu)化。這就需要對各個模塊或者各個調(diào)整元器件的參數(shù)進(jìn)行調(diào)整分析，從而找到最優(yōu)值，實(shí)現(xiàn)系統(tǒng)功能的最優(yōu)化。

2 電子電路的設(shè)計方法

2.1 層次化設(shè)計方法

該方法的設(shè)計思路就是對電子電路系統(tǒng)分模塊、分層次的進(jìn)行設(shè)計。層次設(shè)計中的子模塊可以調(diào)用現(xiàn)有的、比較成熟的模塊，也可以對模塊進(jìn)行創(chuàng)新性設(shè)計。電子電路系統(tǒng)的層次設(shè)計包括了系統(tǒng)級的頂層設(shè)計、電路級的中層設(shè)計以及物理實(shí)現(xiàn)級的底層設(shè)計這三個不同的設(shè)計層次。

2.2 漸近式的組合設(shè)計方法

該設(shè)計方法是在基礎(chǔ)單元電路熟練掌握之后，按照電子電路的功能要求，快速完成組合圖的設(shè)計。具體過程是首先根據(jù)設(shè)計要求確定電子電路的功能指標(biāo)以及技術(shù)參數(shù)，然后以此來提出設(shè)計思路并按照設(shè)計思路畫出組合圖。在設(shè)計的過程中，邊設(shè)計邊完善，最終達(dá)到設(shè)計要求。

2.3 最佳化設(shè)計方法

對于集成電路等難以調(diào)整的電路來說，在設(shè)計的時候就需要綜合考慮各種因素，對電路進(jìn)行準(zhǔn)確設(shè)計。因該種設(shè)計精度要求高，且計算較為復(fù)雜，因此就需要選擇計算機(jī)輔助設(shè)計來實(shí)現(xiàn)。該方法的關(guān)鍵是構(gòu)建目標(biāo)函數(shù)數(shù)學(xué)模型。

3 電子電路的設(shè)計步驟

3.1 明確電子電路設(shè)計的基本要求

在設(shè)計之前，首先要對設(shè)計的電路所需實(shí)現(xiàn)的功能以及性能指標(biāo)等進(jìn)行認(rèn)真分析，明確設(shè)計要求。根據(jù)分析確定各元器件的技術(shù)參數(shù)并盡量使之精準(zhǔn)。

3.2 制定總體設(shè)計方案

在對電子電路進(jìn)行設(shè)計時，綜合分析所要實(shí)現(xiàn)的功能，然后根據(jù)自己掌握的知識及查閱資料，建立幾套備選方案。設(shè)計方案時，在滿足要求的前提下，應(yīng)盡量使得設(shè)計的電路經(jīng)濟(jì)、簡潔、實(shí)用。然后對這幾套方案進(jìn)行認(rèn)真分析研究，反復(fù)比對，找出最優(yōu)方案。

3.3 各個單元電路的設(shè)計

在對各個單元的電路進(jìn)行設(shè)計的過程中，要確定各單元的性能指標(biāo)及技術(shù)參數(shù)等，注意各單元之間的相互關(guān)系，保證所設(shè)計的電路簡單可靠。在設(shè)計時，盡量使用現(xiàn)成電路，若實(shí)在找不到，則在現(xiàn)有基礎(chǔ)上加以改進(jìn)。

3.4 電路接線圖的設(shè)計

電路接線圖的設(shè)計是整個設(shè)計過程當(dāng)中的關(guān)鍵環(huán)節(jié)。一旦電路接線圖有問題，不但達(dá)不到需要的功能，還很有可能會造成危害。在對電路接線圖進(jìn)行設(shè)計時，要考慮到各種各樣的因素，其中包括各元器件的位置尺寸、電路板之間的相互關(guān)系、功放管散熱問題以及是否便于維修等。綜合考慮這些因素之后，就可以根據(jù)所確定的電路板的尺寸以及安裝方式等，對電路圖進(jìn)行設(shè)計。

在對電路接線圖進(jìn)行設(shè)計時，應(yīng)該滿足一下幾個要求：一是要保證電路的有序排列，以減少各部分間的影響，使效果最優(yōu)；二是將地線安裝在電路板中間，以減少相互干擾；三是可調(diào)整元件的安裝位置要便于調(diào)節(jié)，功耗大的部件靠近外側(cè)，便于散熱；四是電阻器的安放盡量選擇平臥，以提高電子電路系統(tǒng)的可靠性。

4 電子電路的制作、安裝和調(diào)試

4.1 電子電路的制作及安裝

在電子電路設(shè)計圖完成之后，需要以此制作印刷電路板，然后測試選用的元器件，測試無誤后安裝到印刷電路板上，完成制作。各元器件以插座的方式與電路板相連接，以便于損壞后的更換。焊接時，還應(yīng)該盡量避免掛錫以及虛焊現(xiàn)象的發(fā)生。

4.2 電子電路的調(diào)試

在電子電路安裝完畢之后，必須對其進(jìn)行調(diào)試，使之達(dá)到設(shè)計要求，才算最終完成。電子電路的調(diào)試分以下幾步：（1）對電路進(jìn)行仔細(xì)檢查，看其連接是否正確，包括電容極性、元器件的安裝位置以及電源的正負(fù)極連接等。（2）對電路進(jìn)行通電檢測，看是否有元器件發(fā)熱以及冒煙等現(xiàn)象發(fā)生，一旦發(fā)現(xiàn)，立即斷電檢查，問題解決后重新檢測，直到無異常現(xiàn)象發(fā)生為止。（3）對電子電路進(jìn)行分塊調(diào)試，把電子電路劃分為幾個不同的功能模塊，然后分別對其調(diào)試，首先對其進(jìn)行靜態(tài)調(diào)試，合格后再做動態(tài)調(diào)試。（4）對電子電路進(jìn)行聯(lián)機(jī)調(diào)試，分塊調(diào)試完畢后，將各模塊聯(lián)接起來做聯(lián)機(jī)調(diào)試，看其運(yùn)行結(jié)果是否已達(dá)到設(shè)計要求。

5 總結(jié)

電子電路與人們的生活息息相關(guān)。隨著其發(fā)展，電子電路的設(shè)計方法越來越得到完善，但是仍然存在著需要改進(jìn)的地方。對電子電路的設(shè)計加以研究，有利于提高電子產(chǎn)品的性能及使用壽命，為今后電子電路的設(shè)計提供了參考依據(jù)。

參考文獻(xiàn)

[1]余春平.淺析電子電路設(shè)計制作常用調(diào)試方法與步驟7J].時代報告（下半月），2012（06）.

[2]劉昌華，莫培滿.層次化設(shè)計方法在數(shù)字電路設(shè)計中的應(yīng)用[J].武漢工業(yè)學(xué)院學(xué)報，2004（12）.

[3]朱麗霞.電子電路的分析與調(diào)試課程項目化教學(xué)的實(shí)踐7J].中國教育技術(shù)裝備，2010（33）.

[4]虞金成.淺談應(yīng)用型電子電路漸近式的組合設(shè)計方法[J].福建教育學(xué)院學(xué)報，2006（01）.

[5]楊聚慶，劉嬌月.數(shù)字電路系統(tǒng)設(shè)計與制作的一般方法[J].洛陽工業(yè)高等專科學(xué)校學(xué)報，2006（10）.

篇2

關(guān)鍵詞：控制電路 反饋 脈寬調(diào)制（PWM）

中圖分類號：TP303 文獻(xiàn)標(biāo)識碼：A 文章編號：1674-098X（2014）11（a）-0041-02

1 控制器的設(shè)計結(jié)構(gòu)

該設(shè)計考慮到小車移動控制的需要，以及在以后可以采用無線遙控，故采用主從控制結(jié)構(gòu)，如圖1所示。

1.1 控制芯片的選擇

C8051Fxxx系列器件使用Cygnal的專利CIP-51微控制器內(nèi)核。經(jīng)過性能比較，以及電機(jī)控制精度對芯片的需要，最終選定Cygnal公司的8位單片機(jī)C8051F0XX系列作為控制芯片。

1.2 驅(qū)動芯片的選擇

對直流電機(jī)的正反轉(zhuǎn)的控制我們采用了一種典型的電機(jī)控制電路。如圖2所示。三極管Q1、Q4導(dǎo)通而Q2、Q3關(guān)斷時，將會有電流從電機(jī)的左端流向右端，電機(jī)將會轉(zhuǎn)動。當(dāng)三極管Q2和Q3導(dǎo)通而Q1、Q4關(guān)斷時，電流將會從電機(jī)的右端流入，從左端流出。電流方向跟剛才的相反了，所以電機(jī)的轉(zhuǎn)動方向跟剛才相反。當(dāng)Q1和Q2或Q3和Q4同時導(dǎo)通時，電機(jī)就不轉(zhuǎn)動。

1.3 電機(jī)控制系統(tǒng)硬件設(shè)計

整個硬件接口電路的結(jié)構(gòu)如圖3所示。

1.3.1 控制電路設(shè)計

控制電路的設(shè)計首先需要根據(jù)電路對控制芯片C8051F005進(jìn)行引腳分配。CygnalC8051F005每個端口I/O引腳都可以被配置為推挽或漏極開路輸出。在標(biāo)準(zhǔn)8051中固定的“弱上拉”可以被禁止，這為低功耗應(yīng)用提供了進(jìn)一步節(jié)電的能力。

因為電機(jī)的工作電壓是24 V，且在工作的過程中容易產(chǎn)生電磁干擾，單片機(jī)系統(tǒng)對驅(qū)動芯片的控制信號需要通過光耦合電路傳輸。故采用光電耦合元件傳遞開關(guān)信號，本設(shè)計采用TOSHIBA的光電耦合器TLP521-4傳遞開關(guān)信號。

1.3.2 驅(qū)動電路設(shè)計

設(shè)計采用LMD18245芯片驅(qū)動電機(jī)，由于電機(jī)電流的跳變或換向經(jīng)常出現(xiàn)，因此電源線上也經(jīng)常會出現(xiàn)尖峰電壓或浪涌電流。在電路實(shí)際設(shè)計中，常采用在芯片的電源端并聯(lián)高頻陶瓷濾波電容及大容量鋁電解電容的方法消除尖峰脈沖及浪涌電流。通常陶瓷電容的容值設(shè)定為1μF左右;鋁電解電容的大小設(shè)置為每安培負(fù)載電流100μF左右。

1.3.3 電源及其監(jiān)控電路

由于需要對單片機(jī)控制電路和電機(jī)驅(qū)動電路分別供給5V、3V和24電源，而我們決定使用的是24V蓄電池，因此必須通過轉(zhuǎn)換電路獲得5V電源。+24V變?yōu)?5V，電源電路設(shè)計原理圖4和電源的監(jiān)控電路見圖5。

在輸入端需要并聯(lián)兩個4700 u和0.1 u的電容，4700 u的電容起到抗干擾，防電壓沖擊作用;0.1 u電容起到濾波作用;5V輸出端并聯(lián)一個100 u電容起到抗干擾和防止沖擊電壓的作用。為了防止電流過大燒壞DC-DC模塊，在電路輸入輸出端都加裝兩個2A的保險絲。

通過同時調(diào)節(jié)兩個變阻器，可使到當(dāng)電源電壓大于24 V時，比較器U_JKB的反相輸入電壓比正相輸入電壓的值小，比較器輸出為高電平，監(jiān)控?zé)袅?當(dāng)電源電壓小于24 V時，比較器的反相輸入電壓比正相輸入電壓的值要大，比較器輸出為低電平，監(jiān)控?zé)舨涣痢?/p>

2 結(jié)語

該論文在進(jìn)行大量移動機(jī)構(gòu)和控制器設(shè)計調(diào)研的基礎(chǔ)上移動機(jī)構(gòu)，該機(jī)構(gòu)使用的電機(jī)數(shù)量少，轉(zhuǎn)向靈活，整體結(jié)構(gòu)可以在三個平面內(nèi)活動使得其對地形的適應(yīng)能力相應(yīng)提高，就移動機(jī)構(gòu)的地形適應(yīng)性和相應(yīng)的控制器的設(shè)計進(jìn)行了研究，在該控制器的設(shè)計中，還存在著諸多不足之處和可以繼續(xù)研究的地方，

參考文獻(xiàn)

[1] 彭鴻才.電機(jī)原理及拖動[M].北京：機(jī)械工業(yè)出版社，1994.

[2] 陳傳碩，田麗華.PID控制參數(shù)的整定方法[J].長春郵電學(xué)院學(xué)報，1994，12（l）：9-16.

[3] 陶永華，尹怡欣，葛蘆生新型PID控制及應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2000.

篇3

【關(guān)鍵詞】DSP2812；硬件；電路設(shè)計

1.引言

近年來，隨著現(xiàn)代信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)已經(jīng)廣泛應(yīng)用在電子、通信、計算機(jī)等眾多領(lǐng)域，成為最熱門的技術(shù)之一。數(shù)字信號處理器DSP的功能日益強(qiáng)大，技術(shù)不斷升級，系統(tǒng)不斷完善，DSP技術(shù)的應(yīng)用和普及，已經(jīng)成為不可逆轉(zhuǎn)的潮流。數(shù)字信號處理器（digital signal processors）簡稱DSP，在20世紀(jì)80年代就已很成熟，在較多的應(yīng)用領(lǐng)域中逐漸取代傳統(tǒng)的采用模擬信號進(jìn)行設(shè)計與分析來處理設(shè)備和控制器同時使用模擬器件實(shí)現(xiàn)的模擬信號處理系統(tǒng)。數(shù)字信號處理技術(shù)和設(shè)備相對于模擬信號處理系統(tǒng)要更具靈活性、精確性、較強(qiáng)的抗干擾性、處理速度快、穩(wěn)定的性能、設(shè)備尺寸更小、便于升級等優(yōu)點(diǎn)。它在通信、醫(yī)療、航空航天、軍事、工業(yè)等方面得到了廣泛的應(yīng)用；該文章本著應(yīng)用的普遍性而設(shè)計DSP硬件電路。

2.硬件設(shè)計方案

圖1 硬件設(shè)計方案總體框圖

2.1 電源芯片電路

TMS320F2812芯片所需的電壓等級有多種，分別是1.9v、3.3v；電路所需電壓分別有正負(fù)10v、正負(fù)15v、模擬5v、數(shù)字5v。

3.3v供電用芯片為TPS75733電源轉(zhuǎn)換5v到3.3v，其電流輸出可達(dá)3A；主要提供I/O模擬電源、ADC模擬電源以及Flash核電源還有總線收發(fā)器74AHC245；具體電路見圖2.1。其中C37、C27和C32都是作為濾波電容。

圖2.1 3.3V供電電路

另外由于系統(tǒng)中的DSP要承擔(dān)大量數(shù)據(jù)計算，內(nèi)核頻繁的轉(zhuǎn)換會使系統(tǒng)功耗大大增加，所以降低內(nèi)部CPU的核心工作電壓可以大大降低系統(tǒng)功耗，DSP的內(nèi)核工作電壓是1.9V；用TPS76801QDR（DC-DC）電壓調(diào)節(jié)器3.3v轉(zhuǎn)1.9v輸出電流可達(dá)1A具體電路見圖2.2。其中C1、C2為濾波電容。

圖2.2 1.9V供電電路

的推薦值是30.1、那么根據(jù)：

=

計算的=18.2。

圖2.3電路為輸入5v輸出±15v主要供給AD7656、DAC7744芯片等。

圖2.3 15V供電電路

2.2 復(fù)位電路

DSP復(fù)位電路，對整個系統(tǒng)有不可忽視的作用；系統(tǒng)的及時復(fù)位，在系統(tǒng)運(yùn)行中出現(xiàn)故障時能夠有效的保護(hù)重要數(shù)據(jù)并及時重啟系統(tǒng)快速恢復(fù)正常，從而避免一些不必要的損失。對于復(fù)位電路，應(yīng)確保復(fù)位低電平時間足夠長（一般20ms以上），使DSP系統(tǒng)可靠復(fù)位，同時復(fù)位電路還需穩(wěn)定、可靠，防止誤復(fù)位。故此我們選用芯片TPS3823-33DBVT（延遲時間200ms）作為復(fù)位芯片復(fù)位電路，擁有上電復(fù)位、手動復(fù)位；具體電路見圖2.4.其中C67作為濾波電容。

圖2.4 復(fù)位電路

2.3 晶振電路

DSP芯片內(nèi)部一般有自己的時鐘系統(tǒng)。為了滿足開發(fā)的需要，允許用戶自行配置特定頻率，尤其是時序的頻率/周期有嚴(yán)格要求時。這樣外接一個晶振就可以隨意配置工作頻率了。本原理圖無源晶振引腳出并聯(lián)兩個電容C66和C68是兩個起振電容為了形成回路，方便起振，具體電路見圖2.5。

圖2.5 晶振電路

2.4 D/A數(shù)模轉(zhuǎn)換電路

數(shù)模轉(zhuǎn)換器DAC774共有16位數(shù)據(jù)輸入，4路輸出；DAC7744左側(cè)與DSP數(shù)據(jù)線相連接，右側(cè)四路模擬信號輸出通過INA105和REF102實(shí)現(xiàn)正負(fù)10v的輸出參考，見圖2.6和2.7。

圖2.6

DAC7744的控制：通過DSP的地址總線XA（1）、XA（2）、XZCS0AND1（XINTF區(qū)域0和1的片選）、實(shí)現(xiàn)對該芯片的邏輯控制。

圖2.7

DAC7744的控制邏輯：

這時候，相應(yīng)的四個DA通道的地址分別是：

unsigned int * DA_CHANNEL0= （unsigned int *） 0x2c00；

unsigned int * DA_CHANNEL1= （unsigned int *） 0x2c04；

unsigned int * DA_CHANNEL2= （unsigned int *） 0x2c02；

unsigned int * DA_CHANNEL3= （unsigned int *） 0x2c06。

2.5 A/D模數(shù)轉(zhuǎn)換電路

A/D采樣芯片根據(jù)的是DSP系統(tǒng)處理的模擬信號帶寬。采樣定理表明采樣頻率必須大于被采樣信號帶寬的兩倍，通訊信號的帶寬一般為25kHz，語音信號為幾kHz～幾十kHz，圖像信號可達(dá)8MHz。

兩片AD共12通道同時采樣、每通道250KSPS轉(zhuǎn)換率、模擬輸入為±10v/15v可選。

A/D輸入信號還需要經(jīng)過一些濾波處理，應(yīng)用的是LM2902M內(nèi)嵌四個獨(dú)立放大器，具體電路見下圖（附圖2.8了四路輸入信號AIN00-AIN03）總共三片LM2902也就是12路。

圖2.8 輸入濾波處理電路

而每一片AD76566路輸入、那么兩片AD7656也就是12路輸入。輸出16路數(shù)據(jù)線與DSP數(shù)據(jù)線相連接。

AD7656的控制：PF12、O1a、XRD三個控制信號。

在確定AD與DSP的連接電路之前，我們先簡單了解下AD大致工作原理

圖2.9 AD工作時序圖

CONVST A，B，C，上升沿對所選ADC啟動同步轉(zhuǎn)換，轉(zhuǎn)換時間為3us；BUSY高電平時忽略任何CONVST邊沿，變?yōu)榈碗娖绞潜硎巨D(zhuǎn)換結(jié)束，CS、RD同時低電平時，使能輸出通過16根數(shù)據(jù)總線；由上述以及對DSP的一些了解得出：DSP連接2片AD具體硬件連接見圖2.10。

圖2.10 A/D模數(shù)電路

SN74LS139是內(nèi)嵌兩個二四譯碼器的芯片；左側(cè)有DSP的地址線：XA（8）、XA（9）、XA（3）、XA（4）和DSP的片選信號：XZCS2（XINTF區(qū)域2的片選）和XZCS0AND1（XINTF區(qū)域0和1的片選）、右側(cè)輸出作為控制信號的O0a、O1a、O0b、O1b、O2b、O3b；分別作為的控制兩片AD7656和四片74AC16373（具有三態(tài)輸出的16位透明D類鎖存器）。

因為，我們選用的是ZONE0/ZONE1的片選信號，ZONE0的尋址范圍是0x20000—0x3FFFF，而我們用地址線XA8和XA9來片選AD芯片（10對應(yīng)AD0，11對應(yīng)AD1），其地址相應(yīng)的選為0x2a00和0x2b00

2.6 存儲器SRAM、Flash、EEROM

2.6.1 SRAM

在TMS320F2812的內(nèi)部擁有兩塊4K×16位、一塊8K×16位、兩塊1K×16位的單周期訪問RAM，為了滿足將來更復(fù)雜、更精確的運(yùn)動控制需要，在本設(shè)計中對TMS320F2812外擴(kuò)了一個512K×16位的靜態(tài)RAM。在該設(shè)計中選用了IS61LV51216芯片，這是一種512K×16位的高速靜態(tài)RAM芯片。該芯片使用了高性能的CMOS技術(shù)，使其運(yùn)行速度快、功耗低。

當(dāng)CE引腳為高電平或懸空時，該芯片處于待機(jī)模式，此時芯片功耗可降低到CMOS的輸入水平。通過芯片使能引腳CE和輸出使能引腳OE使內(nèi)存擴(kuò)展變得很方便，這兩引腳都為低有效。寫使能引腳WE低有效，它控制了存儲器的讀和寫。對數(shù)據(jù)高、低字節(jié)的訪問由高字節(jié)使能引腳BHE和低字節(jié)使能引腳BLE控制著，右側(cè)和DSP的數(shù)據(jù)線相連接，地址線和DSP地址線相連接；具體見圖2.11。

圖2.11 SRAM電路

2.6.2 FLASH

在TMS320F2812的內(nèi)部擁有128K×16位的Flash存儲器，但為了實(shí)現(xiàn)將來更復(fù)雜的算法、更精確的控制，在本設(shè)計中對TMS320F2812外擴(kuò)了一個512K×16位的Flash存儲器。外擴(kuò)的Flash存儲器我選用的是SST39VF800A芯片。該芯片所需的工作電壓為2.7V-3.6V，在本設(shè)計中使用3.3V電源為其供電。它提供了14微秒的典型單字編程時間。

它可使用10000次，且數(shù)據(jù)可保存100年以上。我選用的該芯片為48引腳，且為貼片封裝。

SST39VF800A芯片是通過調(diào)用函數(shù)來操作。而指令被用于設(shè)備存儲器的操作函數(shù)的初始化，并且指令是采用標(biāo)準(zhǔn)的微處理器時序?qū)懭朐O(shè)備的。當(dāng)CE保持為低時，WE也為低，則指令被寫入。地址總線在WE或CE的下降沿被鎖存（兩者中的后者），而數(shù)據(jù)總線在WE或CE的上升沿被鎖存（兩者中的前者）。

對SST39VF800A的讀操作是通過CE和OE來控制的，并且兩者都必須同時為低時才能從TMS320F2812的輸出口讀取數(shù)據(jù)。CE用于設(shè)備的選擇。當(dāng)CE為高電平時，芯片不被選中且只有待機(jī)消耗。OE用于控制數(shù)據(jù)的輸出。無論CE和OE中的任一為高電平時數(shù)據(jù)總線呈現(xiàn)高阻狀態(tài)。

圖2.12 FLASH電路

圖中SST39VF800A芯片的19根地址線引腳與TMS320F2812芯片的19根地址線引腳相連，SST39VF800A芯片的16根數(shù)據(jù)線引腳與TMS320F2812芯片的16根數(shù)據(jù)線引腳相連。SST39VF800A芯片的9、12、13、14、15、47引腳懸空，27、46引腳接系統(tǒng)數(shù)字地，37引腳接系統(tǒng)的3.3V電源，在該電源接入前先經(jīng)過0.1uf電容濾波。SST39VF800A芯片的26引腳與TMS320F2812芯片的88引腳XZCS2相連，由TMS320F2812決定是否使能SST39VF800A使用外擴(kuò)Flash。

SST39VF800A芯片的11與28引腳與TMS320F2812的84（XWE）、42（XRD）引腳相連，由TMS320F2812控制SST39VF800A的寫與讀。

2.6.3 EEPROM

在TMS320F2812的內(nèi)部擁有128K×16位的ROM，在本設(shè)計中對TMS320F2812外擴(kuò)了一個64K的串行總線的EEPROM。

在本設(shè)計中選用的EEPROM芯片型號為AT25080N，容量為1K*8BIT；該芯片所需的供電電壓范圍為2.5V到5.5V，因此我使用3.3V的系統(tǒng)電源為其供電。

F2812的SPI的模塊可以和AT25080無縫接口，其中SPI模塊處于主模式，AT25080處于從模式，具體接口如圖2.13所示。

圖2.13 SPI接口電路

2.7 外設(shè)接口（串行通信RS232、JTAG口）

2.7.1 串行通信接口RS232

TMS320F2812的串口可支持16級的接收、發(fā)送FIFO，從而減少了串行通信時對CPU的開銷。TMS320F2812的SCI模塊使用的是標(biāo)準(zhǔn)非歸0數(shù)據(jù)格式（NRZ），可與CPU或是其它的通信數(shù)據(jù)格式相兼容的異步外設(shè)數(shù)字通信。在不使用FIFO時，TMS320F2812的SCI接收器與發(fā)生器用雙級緩沖來傳送數(shù)據(jù)，它們有自己的獨(dú)立使能與中斷位，能單獨(dú)操作，也可在全雙工模式下同時操作。

TMS320F2812的SCI模塊要對所接收的數(shù)據(jù)進(jìn)行間斷、極性、超限、幀錯誤檢測，以保證數(shù)據(jù)的完整。也可對16位波特率控制寄存器編程來配置不同的SCI通信速率。

圖2.14

圖2.15

TMS320F2812的SCI模塊要對所接收的數(shù)據(jù)進(jìn)行間斷、極性、超限、幀錯誤檢測，以保證數(shù)據(jù)的完整。也可對16位波特率控制寄存器編程來配置不同的SCI通信速率。

TMS320F2812的SCI通信接口具有以下特點(diǎn)：兩個外部引腳：SCITXD（SCI數(shù)據(jù)發(fā)送引腳），SCIRXD（SCI數(shù)據(jù)接收引腳）。

在TMS320F2812的SCI模塊外部使用了SNP202EEN芯片來進(jìn)行電平轉(zhuǎn)換；SNP202EEN是專為RS-232標(biāo)準(zhǔn)串口通信接口設(shè)計的﹢5V單電源供電的收發(fā)器，RS232串行通信接口模塊具體電路見圖2.15。

2.7.2 JTAG（Joint Test Action Group）接口設(shè)計

本設(shè)計所使用的TMS320F2812芯片采用了5個1149.1-1990IEEE標(biāo)準(zhǔn)協(xié)議和IEEE標(biāo)準(zhǔn)的測試掃描接口，及兩個TI擴(kuò)展接口（EMU0與EMU1）。

TMS320F2812芯片的JTAG接口除了需要TRST、TMS、TDI、TDO、TCK五個JTAG信號還有電源信號VCC、接地信號GND。圖2.16為TMS320F2812的JTAG接口。

圖2.16 JTAG接口

該接口中TDO、EMU0、EMU1引腳的驅(qū)動電流為8mA。在該接口中，由TRST引腳控制仿真器的掃描操作。TMS320F2812的TRST引腳有一個內(nèi)部下拉電阻并從不被拉高，但該下拉電阻不是很大，并不會成為系統(tǒng)掃描的負(fù)載。

EMU0、EMU1引腳與TRST引腳同樣重要。在驅(qū)動小的大負(fù)載電路中經(jīng)常會產(chǎn)生電壓的跳變，從而產(chǎn)生噪聲波。若不將這些噪聲波經(jīng)過適當(dāng)?shù)奶幚砭蜁π酒a(chǎn)生錯誤信號，從而發(fā)生誤操作。TMS320F2812芯片的數(shù)據(jù)手冊中推薦了將EMU0、EMU1引腳經(jīng)過一個電阻值在2.2K到4.7K的電阻上拉到高位。因此在本設(shè)計中選用了兩個4.7K的上拉電阻20R、21R連接到3.3V電源上。

在5引腳上的3.3V電源旁并聯(lián)一個0.1uF的電容C63是為了起到濾波作作用。

2.7.3 I/O擴(kuò)展

方案a（復(fù)用I/O輸出端口）：

圖2.17 復(fù)用I/O輸出端口電路

DIR為高電平時A輸入B=A

DIR為低電平時B輸入A=B

DSP的通用IO輸出后需要一個起緩沖保護(hù)作用的芯片，本文選用了TI公司的SN74 CBTD3384C芯片。

該芯片具有如下特點(diǎn)A和B端口具有到-2V的關(guān)斷隔離，保護(hù)集成二極管將5V輸入電平轉(zhuǎn)換為3.3V輸出雙向數(shù)據(jù)傳輸，傳輸幾乎無延遲、低通電阻特性（典型值為3?）；Vcc的電壓范圍為4.5V到5.5V我們用5V。具體電路見圖2.18。

圖2.18

方案b（通過復(fù)用數(shù)據(jù)總線）：

圖2.19 復(fù)用數(shù)據(jù)總線電路

74AC16373為16位帶鎖存。通過二四譯碼器輸出控制端分別作為四片74AC16373的片選信號。*10的鎖存信號是DSP的通用I/O引腳：PG05。

3.總結(jié)

原理圖的設(shè)計是整個設(shè)計的基礎(chǔ)，而PCB板子的設(shè)計是系統(tǒng)是否有良好的抗干擾能力的關(guān)鍵。PCB設(shè)計歸納總結(jié)如下：DSP與FLASH、SRAM、EEPROM之間是重要的高速數(shù)字信號通訊，F(xiàn)LASH、SRAM、EEPOM芯片要盡可能的離TMS320F2812近一些，它們之間的連線要盡可能短，并且是直接連接。

模/數(shù)分開布局。模擬量信號的器件要盡量集中布置，使得模擬地能在整個的數(shù)字地中留出一個獨(dú)立的模擬信號范圍，以免數(shù)字信號對其干擾。對那些模數(shù)混合的器件，比如D/A轉(zhuǎn)換器，一般將其作為模擬器件來處理，把它放在模擬信號區(qū)域內(nèi)，并提供一個數(shù)字信號回路，使數(shù)字噪聲返回信號源，以減弱數(shù)字噪聲對模擬信號影響。

對時鐘信號、片選信號和總線信號，應(yīng)該盡量遠(yuǎn)離I/O線與接插件。TMS320F2812的時鐘輸入很容易受干擾，因此時鐘產(chǎn)生器要盡量的靠近TMS320F2812，時鐘線盡量短，而晶體振蕩器外殼盡力接地。在晶振旁路上加去耦電容，可以減弱高頻噪聲對其影響，同時還可作為儲能元件，吸收和提供系統(tǒng)在開、關(guān)瞬間的充放電。

4.結(jié)語

本文針對廣泛應(yīng)用與工業(yè)控制領(lǐng)域的TMS320F2812，結(jié)合DSP開發(fā)經(jīng)驗，詳細(xì)介紹了其各個功能模塊的電路，為不同情況下應(yīng)用TMS320F2812芯片提供了設(shè)計參考。

參考文獻(xiàn)

[1]蘇奎峰，呂強(qiáng)，耿慶峰，陳儉.TMS320F2812原理與開發(fā)[M].北京：電子工業(yè)出版社，2005：04.

[2]Texas Instruments.Recommended Power Solutions for the TMS320F2812 DSP，2003.

[3]周日貴，胡景春，葉水生，鄒文棟.定點(diǎn)DSP開發(fā)實(shí)踐[J].器件與電路，2003，4.

[4]楊煉，管慶.DSP開發(fā)中值得注意的幾個問題[J].電子產(chǎn)品世界，2003，6.

[5]蘇奎峰，呂強(qiáng)，蔡昭權(quán)，張永謙，DSP應(yīng)用系統(tǒng)設(shè)計[M].北京：北京航空航天大學(xué)出版社，2008，05.

[6]陳利平.基于DSP的運(yùn)動控制硬件設(shè)計[D].華北水利水電學(xué)院碩士學(xué)位論文.2011，05.

[7]宋玥，高偉強(qiáng)，閻秋生.基于DSP—TMS320C6713控制系統(tǒng)的最小系統(tǒng)板的設(shè)計[J].現(xiàn)代電子技術(shù)，2008，8.

篇4

近年來，為了滿足高速率工作的需求，許多系統(tǒng)采用雙倍數(shù)據(jù)率技術(shù)，如DDRSDRAM和雙采樣ADC等［1］。在這些系統(tǒng)中，時鐘信號的上升沿和下降沿都會被用來采樣數(shù)據(jù)，因此，內(nèi)部時鐘信號的占空比就必須穩(wěn)定在50％，并且要求時鐘抖動要很小。然而，外部輸入的時鐘很難保證占空比為50％，且時鐘在系統(tǒng)內(nèi)部傳輸時，器件的不匹配、工藝偏差和溫度的變化等因素也會引起時鐘占空比的變化。許多方法可以為電路內(nèi)部提供穩(wěn)定的、占空比為50％的時鐘信號。基于延遲鎖相環(huán)技術(shù)［和連續(xù)時間積分器技術(shù)的時鐘穩(wěn)定電路，由于其鑒相器都是采用門電路實(shí)現(xiàn)，極大地限制了電路工作的速度。傳統(tǒng)的基于差分脈寬控制環(huán)路技術(shù)［4－5］的時鐘穩(wěn)定電路避免了使用鑒相器帶來的速度限制，但由于電荷泵充放電回路的不匹配以及基準(zhǔn)電壓的不穩(wěn)定，帶來了額外的時鐘抖動。本文提出了一種新型的基于全差分連續(xù)時間積分器的時鐘穩(wěn)定電路，避免了使用門電路鑒相器帶來的速度限制和電荷泵充放電電流不匹配引起的時鐘抖動的增加，電路結(jié)構(gòu)簡單、輸出時鐘抖動低。

2電路結(jié)構(gòu)及分析

本文設(shè)計的時鐘穩(wěn)定電路由占空比檢測電路、占空比糾正電路、延遲級和輸出時鐘緩沖器組成。占空比檢測電路將經(jīng)過延遲級后的差分時鐘信號占空比量化為Vctrl＋和Vctrl－兩個電壓信號，電壓信號通過跨導(dǎo)放大器后產(chǎn)生Iop和Iom兩個電流信號，電流信號控制經(jīng)過時鐘輸入緩沖級后的時鐘信號的共模電平，從而達(dá)到調(diào)整輸出時鐘占空比的目的。

2．1占空比檢測

電路占空比檢測電路是一個全差分連續(xù)時間積分器。其中，R和C分別是積分電阻和積分電容；CL為負(fù)載電容；OTA是一個共源共柵作輸出級的兩級運(yùn)算放大器。左上虛框中為兩級運(yùn)算放大器的偏置電路，通過偏置電流源產(chǎn)生運(yùn)算放大器需要的偏置電流。在兩級運(yùn)算放大器中，第1級由于采用了二極管方式連接的PMOS管MP1和MP2，導(dǎo)致增益較低，輸出信號差分作用到共源共柵輸出級，增益主要在輸出級獲得，輸入級增益為［6］：Av1＝gmN1／gmP1（1）第2級的增益為：Av2＝gmP4［（gmP6rdsP6rdsP4）（gmN4rdsN4rdsN6）］（2）該運(yùn)算放大器的主極點(diǎn)由輸出級決定，因此具有很好的穩(wěn)定性和較高的單位增益帶寬。圖3右下虛框中為兩級運(yùn)算放大器的共模反饋電路，其工作原理為：當(dāng)輸出電壓共模電平升高時，MP7，MP8管的柵壓升高，流過MP7，MP8管的電流減小；由于流過MP9，MP10管的電流恒定，則流過MP11，MP12管的電流增大；通過電流鏡的作用，流過MN9，MN10管的電流也增大，從而使運(yùn)算放大器的輸出共模電平減小。反之，當(dāng)輸出電壓共模電平降低時，通過共模反饋電路的調(diào)整，會使輸出共模電平升高。假設(shè)連續(xù)時間積分器中的OTA為理想運(yùn)算放大器，當(dāng)運(yùn)放建立后，積分器輸出電壓為：Vctrl＝Vctrl＋－Vctrl－＝－1RC∫T0（V＋o－V－o）dt（3）當(dāng)輸出時鐘占空比大于50％時，在一個時鐘周期T內(nèi)，Vo＋高電平時間大于Vo－，Vctrl減小；當(dāng)輸出時鐘占空比小于50％時，在一個時鐘周期T內(nèi)，Vo＋高電平時間小于Vo－，Vctrl增大；當(dāng)輸出時鐘占空比等于50％時，在一個時鐘周期T內(nèi)，Vo＋高電平時間等于Vo－，Vctrl不再發(fā)生變化，電路達(dá)到穩(wěn)定狀態(tài)。

2．2占空比調(diào)整

電路占空比調(diào)整電路由跨導(dǎo)放大器和輸入時鐘緩沖器組成，跨導(dǎo)放大器電路如圖4所示，輸入時鐘緩沖器電路如圖5所示。差分控制電壓信號Vctrl＋和Vctrl－通過MOS管MN8，MN9產(chǎn)生差分電流，電流被MP6，MP7管復(fù)制后流過MN4，MN5管，然后經(jīng)電流鏡鏡像后產(chǎn)生流過MN6，MN7管的差分電流，這些差分電流用于調(diào)整輸入時鐘緩沖器的輸出信號VOM和VOP的直流電平，從而調(diào)整延遲級電路輸入時鐘信號的共模電平。MP0，MP1和MN0管為電路提供偏置電流，MP4，MP5，MN3管以及電阻R1，R2構(gòu)成的差分電路為輸入差分對提供負(fù)反饋，從而提高電路的線性度。電路也被用于時鐘穩(wěn)定電路的延遲級和輸出時鐘緩沖器，為了減小電路的時鐘抖動和降低輸入信號的擺幅，輸入管和尾電流源管均采用較大的寬長比。占空比調(diào)整電路的工作原理當(dāng)輸入時鐘占空比不是50％時，由跨導(dǎo)放大器產(chǎn)生的差分電流使得輸入時鐘緩沖器輸出的差分時鐘信號直流電平提高有差異，從而改變延遲級電路輸入差分時鐘信號的共模電平，調(diào)整輸出時鐘占空比。

3仿真結(jié)果及分析

電路采用0．18μm標(biāo)準(zhǔn)CMOS工藝設(shè)計，利用CadenceSpectre仿真工具進(jìn)行仿真，電源電壓為1．8V，輸入時鐘信號頻率為2GHz。當(dāng)輸入時鐘占空比分別為20％，50％和80％時，時鐘穩(wěn)定電路輸入時鐘信號、控制信號及輸出時鐘信號的仿真波形分別如圖7、圖8和圖9所示，輸出時鐘占空比分別被調(diào)整為49．78％，50．03％和50．80％。可以看出，本文設(shè)計的時鐘穩(wěn)定電路具有調(diào)整時鐘信號占空比的功能，能將輸入時鐘信號占空比由20％～80％調(diào)整為50％±1％，滿足電路設(shè)計的要求。為了分析時鐘穩(wěn)定電路輸出時鐘信號的周期穩(wěn)定性，利用CadenceSpectre仿真工具對輸出時鐘信號的抖動進(jìn)行了仿真，結(jié)果如圖10所示。仿真得到的時鐘抖動大小為131．053fs，滿足超高速A／D轉(zhuǎn)化器對內(nèi)部時鐘信號抖動的要求。

4結(jié)論

篇5

關(guān)鍵詞 分析設(shè)計法；電氣控制；原理圖

中圖分類號：TM921.5 文獻(xiàn)標(biāo)識碼：A 文章編號：1671-7597（2014）10-0124-01

1 分析設(shè)計法

分析設(shè)計法是根據(jù)生產(chǎn)機(jī)械對電氣控制的要求，收集、分析、參考國內(nèi)外現(xiàn)有的同類生產(chǎn)機(jī)械的電氣控制電路，利用基本控制環(huán)節(jié)和典型控制單元電路，按各部分的作用和聯(lián)系組合起來，經(jīng)過補(bǔ)充、修改和綜合處理，以滿足控制要求的完整電路。

1）設(shè)計主電路：按照產(chǎn)品設(shè)計要求，設(shè)計電動機(jī)的起動、運(yùn)行、調(diào)速和制動的主電路。

2）設(shè)計控制電路：設(shè)計滿足主電路各電動機(jī)的運(yùn)轉(zhuǎn)要求的控制電路。

3）特殊控制環(huán)節(jié)的設(shè)計：連接各單元環(huán)節(jié)構(gòu)成滿足整機(jī)生產(chǎn)工藝要求，實(shí)現(xiàn)加工過程自動運(yùn)行的控制電路。

4）輔助控制電路設(shè)計：對保護(hù)、聯(lián)鎖、檢測等控制環(huán)節(jié)的設(shè)計。

2 分析設(shè)計法的步驟

1）主電路設(shè)計：按照產(chǎn)品工藝，對電動機(jī)提出的起動、運(yùn)轉(zhuǎn)和制動的要求，設(shè)計主電路。

2）基本控制電路設(shè)計：根據(jù)主電路運(yùn)行的要求，設(shè)計出基本的控制電路。

3）特殊控制環(huán)節(jié)的設(shè)計：根據(jù)機(jī)構(gòu)運(yùn)行時的特殊要求，設(shè)計特殊控制環(huán)節(jié)。

4）聯(lián)鎖保護(hù)控制的設(shè)計。

5）綜合檢查、完善和簡化電路，必要時可通過實(shí)驗驗證。

3 分析設(shè)計法之設(shè)計舉例

橫梁升降機(jī)構(gòu)的電氣控制設(shè)計：

1）主電路設(shè)計。橫梁升降機(jī)構(gòu)控制：按照設(shè)計要求，分別由電動機(jī)M1，來拖動橫梁的升降。用電動機(jī)M2，來拖動橫梁的夾緊。并且按要求兩臺電機(jī)要實(shí)現(xiàn)正反轉(zhuǎn)控制，采用四只接觸器kM1、kM2、kM3、kM4分別控制兩臺電機(jī)正反轉(zhuǎn)，如圖1所示，為主電路。

圖1 主電路

2）控制電路基本環(huán)節(jié)的設(shè)計。橫梁的升降調(diào)整運(yùn)動：采用四只接觸器kM1、kM2、kM3、kM4分別控制兩臺電機(jī)正反轉(zhuǎn)。用上升點(diǎn)動按鈕SB1和下降點(diǎn)動按鈕SB2，通過中間繼電器KA1和KA2實(shí)現(xiàn)對四只接觸器kM1、kM2、kM3和kM4的控制。如圖2所示。

圖2 基本控制電路

3）控制電路特殊環(huán)節(jié)的設(shè)計。橫梁上升運(yùn)動：使夾緊電機(jī)M2先工作至橫梁放松后，M2停止工作，同時M1升降電機(jī)工作，帶動橫梁上升。橫梁下降運(yùn)動：先放松再下降控制，下降結(jié)束后有短時回升運(yùn)動，用斷電延時型時間繼電器kT進(jìn)行控制。如圖3所示。

4）聯(lián)鎖保護(hù)控制的設(shè)計。限位保護(hù)，由行程開關(guān)SQ2上升限位，SQ3擰下降限位控制。互鎖保護(hù)：KA1控鍆上升與下降的互鎖，kA2控夾緊與放松互鐺。短路保護(hù)：由熔斷器FU1、FU2和FU3執(zhí)行。經(jīng)過上述多次修正，使橫梁升降電氣控制電路達(dá)到完善，如圖3所示。

圖3 修正后的橫梁升降電氣控制電路

4 結(jié)束語

分析設(shè)計法，步驟清晰，循序漸進(jìn)，簡單易掌握。一張比較完善的電氣控制原理圖完成后，應(yīng)反復(fù)審核電路工作情況，并安裝控制電路運(yùn)行，發(fā)現(xiàn)問題及時修正電路，以滿足生產(chǎn)技術(shù)要求。

參考文獻(xiàn)

[1]許繆編.電機(jī)與電氣控制[M].機(jī)械工業(yè)出版社，2009.

[2]麥崇裔編著.電氣控制與技能練[M].電子工業(yè)出版社，2010.

篇6

1阻容降壓穩(wěn)壓電路的設(shè)計與分析

1.1阻容降壓穩(wěn)壓電路設(shè)計本文所設(shè)計的阻容降壓穩(wěn)壓電路如圖2所示，F(xiàn)use為保險絲，參數(shù)選取為1A/250V，當(dāng)輸入端流入大電流，保險絲熔斷，從而保護(hù)阻容降壓穩(wěn)壓電路器件不被損壞。壓敏電阻R0選取14D471K，用來防浪涌，能夠起到保護(hù)作用；限流電阻R1、泄放電阻R2和限流電容C1構(gòu)成阻容降壓電路；D1半波整流二極管，D2在市電的負(fù)半周時給C1提供放電回路；D3、R6為初級穩(wěn)壓電路，R3、C2組成濾波電路，R4、Q1、D4構(gòu)成串聯(lián)穩(wěn)壓電路。

1.2阻容降壓及整流電路原理及分析雖然利用變壓器降壓，可以得到穩(wěn)定的電壓與較高的效率，由于變壓器包含繞制線圈，會占用很大的空間，在實(shí)際布線與安裝時就會造成一定的困難；另一方面，對于企業(yè)來說，利用變壓器降壓，成本也會增加；阻容降壓的核心元件是一個電阻和電容并聯(lián)，實(shí)際上就是利用容抗限流。而電容器起到一個限制電流和動態(tài)分配電容器和負(fù)載兩端電壓的角色，限流（降壓）電容器C1一定要選擇耐壓高的，通常要大于兩倍的電源電壓，因為當(dāng)阻容降壓電路空載時，輸出電壓只有三十多伏，市電220V電壓大部分都加到電容C1上。R2為泄放電阻，當(dāng)正弦波在最大峰值時刻被切斷時，電容C1上殘存電荷無法釋放，會長久存在，如果人體接觸到C1的金屬部分，就會有強(qiáng)烈的觸電可能，而電阻R2的存在，能夠?qū)埓娴碾姾尚狗诺簦瑥亩ＷC人、機(jī)安全。泄放電阻的阻值和電容的大小有關(guān)，一般電容的容量越大，殘存的電荷越多，泄放電阻的阻值就要選小一些的。經(jīng)驗數(shù)據(jù)如表1所示。D1為半波整流二極管，雖然半波整流效率僅是全波整流的一半，但不推薦使用橋式整流，因為在電路中總希望整個電路只有一個公共參考點(diǎn)即接地點(diǎn)。當(dāng)采用阻容降壓方式進(jìn)行交直流轉(zhuǎn)換時，如果采用橋式整流，在交流端和直流端不可能只有一個公共參考點(diǎn)，當(dāng)交流端的零線和火線反接時，直流端的參考點(diǎn)可能會帶電，因此這種做法不安全。當(dāng)采用半波整流時，可以保證交直流端的參考點(diǎn)都接到交流端的零線上，在電路調(diào)試時可以保證相對安全一些，這非常重要，因此使用半波整流電路。

1.3穩(wěn)壓電路分析本文所設(shè)計的初級穩(wěn)壓電路模型如圖3所示，在圖3中，R為限流電阻，rZ為穩(wěn)壓管的內(nèi)阻，RL為等效負(fù)載。在初級穩(wěn)壓電路中，利用穩(wěn)壓管的電流調(diào)節(jié)作用，通過限流電阻R上電壓或電流的變化進(jìn)行補(bǔ)償，達(dá)到穩(wěn)壓的目的。為使Sr數(shù)值小，需增大R；但在Uo和負(fù)載電流確定的情況下，若R的取值大，則Ui的取值也會變大，這樣導(dǎo)致Sr變大。因此初級穩(wěn)壓電路的Sr值一般在0.01左右，初級穩(wěn)壓后輸出電壓的紋波系數(shù)比較大，因此初級穩(wěn)壓性能較差。初級穩(wěn)壓后輸出的紋波系數(shù)較大，不能滿足后級芯片輸入電壓的要求，引入串聯(lián)穩(wěn)壓電路，如圖4所示，該電路中引入深度電壓負(fù)反饋使輸出電壓穩(wěn)定，達(dá)到輸出電壓Uo在Ui變化或負(fù)載電阻RL變化時，輸出電壓基本不變。對于圖4所示的串聯(lián)穩(wěn)壓電路，當(dāng)電網(wǎng)電壓波動引起Ui增大，或負(fù)載電阻RL增大時，輸出電壓Uo將隨著增大，晶體管T發(fā)射極電位UE升高；由于穩(wěn)壓管DZ端電壓保持不變，晶體管T的UBE減小，晶體管基極電流Ib減小，發(fā)射極電流Ie也減小，從而使Uo減小；當(dāng)電網(wǎng)電壓波動引起Ui減小，或負(fù)載電阻RL減小時，輸出電壓Uo將隨著減小，晶體管T發(fā)射極電位UE降低；由于穩(wěn)壓管DZ端電壓保持不變，晶體管T的UBE增加，晶體管基極電流Ib增大，發(fā)射極電流Ie也增大，從而使Uo增大；因此可以保持輸出電壓Uo保持不變。

2電路仿真和測試

本文采用NI公司的Multisim軟件對阻容降壓的穩(wěn)壓電路進(jìn)行設(shè)計和仿真。圖5～圖7為整個阻容降壓穩(wěn)壓電路的瞬態(tài)分析仿真結(jié)果，瞬態(tài)分析掃描時間為1.5s。圖5為市電220V經(jīng)阻容降壓和半波整流后的輸出電壓仿真波形，可以看出輸出電壓的紋波比較大，交流分量大（即脈動大）；并且會隨負(fù)載電流的變化發(fā)生很大的波動，因此只適用于對脈動要求不高的場合。圖6為初級穩(wěn)壓輸出的仿真圖，可以看出，經(jīng)過初級穩(wěn)壓后，電壓紋波變小，但穩(wěn)壓系數(shù)仍較大，電壓穩(wěn)定在24V左右，僅能滿足對穩(wěn)壓性能要求不高的場合。圖7為阻容降壓穩(wěn)壓電路最終輸出電壓仿真情況，穩(wěn)壓電路輸出電壓紋波消失，輸出電壓最終穩(wěn)定在5.0859V，同時該阻容降壓穩(wěn)壓電路的從上電到穩(wěn)壓的時間約為241.7062ms，滿足高性能電路的穩(wěn)壓需要。根據(jù)阻容降壓穩(wěn)壓電路的原理圖2，實(shí)際的阻容降壓穩(wěn)壓電路的測試結(jié)果如圖8所示，圖8(a)為電路上電瞬間的輸出波形，由于電路從上電到穩(wěn)壓的時間很短，所以波形很陡。圖8(b)為最終穩(wěn)壓電路的輸出電壓，輸出穩(wěn)壓的平均值為5.04V，最大值為5.12V，最小值為4.96V，與穩(wěn)壓電路仿真結(jié)果5.0859V僅相差0.0459V，因此穩(wěn)壓性能很好，滿足對輸入電壓為5V專用芯片（ASIC）供電要求。

3結(jié)論

篇7

高通道數(shù)、同步采樣、高性能數(shù)據(jù)采集系統(tǒng)的布局布線考慮

從儀器儀表到醫(yī)療的許多應(yīng)用領(lǐng)域都要求對大量高性能模擬信號進(jìn)行同步采樣。在高通道數(shù)系統(tǒng)中，多IC和去耦元件的布局，以及電源、敏感模擬信號和高速數(shù)字控制線路的布線，都可能非常具有挑戰(zhàn)性。例如，AD7606等模數(shù)數(shù)據(jù)采集系統(tǒng)（DAS）設(shè)計用于電力線監(jiān)控和繼電器保護(hù)應(yīng)用，設(shè)計和布局工程師在這些應(yīng)用中就會碰到此類布局布線挑戰(zhàn)。DAS模數(shù)轉(zhuǎn)換器（ADC）可簡化高通道數(shù)系統(tǒng)的物料要求，尤其是如果DAS提供8通道同步采樣16位ADC，并集成雙極性輸入信號調(diào)理電路、輸入過壓保護(hù)電路、抗混疊濾波器、高性能ADC、基準(zhǔn)電壓源以及基準(zhǔn)電壓緩沖電路。

對于設(shè)計人員，針對通道間匹配和器件間匹配進(jìn)行優(yōu)化的參考電路布局，將有助于簡化高通道數(shù)系統(tǒng)的校準(zhǔn)程序。該參考電路強(qiáng)調(diào)一點(diǎn)：為了實(shí)現(xiàn)良好的通道間匹配和器件間匹配，模擬輸入通道的對稱布局和器件去耦非常重要。它還明確了各DAS器件、基準(zhǔn)電壓源和基準(zhǔn)電壓緩沖器的關(guān)鍵去耦電容，并強(qiáng)調(diào)了這些電容相對于IC的位置關(guān)系。

用于測試和測量的精密儀器儀表

隨著精密儀器儀表以及測試和計量應(yīng)用對精度的要求不斷提高，人們正在開發(fā)精度更高的元件，以滿足這些需求。20位AD5791DAC等數(shù)模轉(zhuǎn)換器，就是這種高端精密器件的實(shí)例。DAC為設(shè)計人員提供高達(dá)1×10-6水平的精度特性，而且無須用戶校準(zhǔn)。然而，為如此高的精度設(shè)計電路時，設(shè)計人員常常需要精心考慮器件選擇和布局布線技巧。

盡管AD5791之類的精密1×10-6器件已上市，但構(gòu)建1×10-6系統(tǒng)并非易事，不能草率對待。必須全面考慮在這個精度級別出現(xiàn)的誤差源。1×10-6精度電路中的主要誤差源為噪聲、溫度漂移、熱電電壓和物理應(yīng)力。應(yīng)遵循精密電路的構(gòu)建技術(shù)，以盡量降低此類誤差在整個電路中的耦合和傳播效應(yīng)，以及外部干擾的引入。

通過簡單的R-C濾波器，即可相對簡單地消除高頻噪聲，但0.1～10Hz范圍內(nèi)的1/f噪聲卻很難在不影響直流精度的情況下濾除。降低1/f噪聲最有效的方法是避免其進(jìn)入電路之中。利用實(shí)驗室電路CN0191等參考電路，有助于設(shè)計人員詳細(xì)了解為緩沖基準(zhǔn)電壓和DAC輸出而選擇高精度低噪聲放大器的核心優(yōu)勢。電路筆記選擇的放大器可確保所引入的1/f噪聲不會占信號鏈噪聲預(yù)算的主要部分。

參考電路選擇的器件旨在實(shí)現(xiàn)最佳系統(tǒng)性能。布局布線經(jīng)過精心規(guī)劃并記錄在PDF和Gerber文件中，有助于客戶實(shí)現(xiàn)預(yù)期的20位性能。參考電路筆記常常還會說明為再現(xiàn)器件數(shù)據(jù)手冊所述的額定性能而開發(fā)的系統(tǒng)評估板和軟件。圖2顯示了采用CN0191所述原則而實(shí)現(xiàn)的噪聲性能。

適合過程控制應(yīng)用的完全可編程通用模擬前端

圖3所示電路是一款適合過程控制應(yīng)用的完全可編程通用模擬前端（AFE）。如今，許多模擬輸入模塊使用線鏈路（跳線）來配置客戶輸入要求，配置和重新配置模擬輸入通道需要時間、知識和手動干預(yù)。該解決方案的價值在于它用全軟件配置方案取代了手動配置，能夠為最終用戶提供業(yè)界領(lǐng)先的性能并節(jié)省成本。

篇8

1Proteus仿真軟件簡述

Proteus軟件是英國LabCenterElectronics公司出版的EDA工具軟件(該軟件中國總為廣州風(fēng)標(biāo)電子技術(shù)有限公司)。它不僅具有其它EDA工具軟件的仿真功能,還能仿真單片機(jī)及器件。它是目前比較好的仿真單片機(jī)及器件的工具。雖然目前國內(nèi)推廣剛起步,但已受到單片機(jī)愛好者、從事單片機(jī)教學(xué)的教師、致力于單片機(jī)開發(fā)應(yīng)用的科技工作者的青睞。該軟件包含ISIS和ARES兩個軟件部分,這兩個部分在大環(huán)境下扮演著兩個不同的重要角色,都有著舉足輕重的作用。在日常工作中,ARES部分是用來當(dāng)PCB設(shè)計工作的助手,進(jìn)行有效輔佐,而ISIS則是主要負(fù)責(zé)在仿真開啟的環(huán)境下對電路原理和模擬電路的設(shè)計工作。

2Proteus仿真軟件進(jìn)行仿真電路設(shè)計的過程分析

在電子電路實(shí)訓(xùn)過程中,proteus仿真軟件在進(jìn)行仿真電路設(shè)計時,要在軟件編輯界面,按照需要模擬的實(shí)際電路思路,設(shè)計出一套最符合實(shí)際情況的電子電路圖,再通過許多相關(guān)數(shù)據(jù)計算,盡可能在最短的時間內(nèi)完成對電路的初步設(shè)計和對數(shù)據(jù)的測量與計算整理,最后完成整體的模擬電路設(shè)計,然后利用軟件的電路生成功能,輸出最后的電路設(shè)計圖。為了確保電路設(shè)計的順利進(jìn)行,仿真電路設(shè)計過程可以這樣:先確定核實(shí)設(shè)計項目,然后運(yùn)行proteus軟件,繪制初步的電路原理圖,然后根據(jù)原理確定需要的元件種類和數(shù)量,啟動仿真系統(tǒng),用虛擬儀器檢測然后讀出數(shù)據(jù),分析結(jié)果,如不符合要求,對元件或者電路作適當(dāng)修改然后再次檢測,當(dāng)符合要求時,要對電路進(jìn)行完善,確定無誤后敲定最終設(shè)計方案,然后系統(tǒng)自動生成電路圖。

3Proteus仿真軟件的仿真電路設(shè)計與調(diào)試

在進(jìn)行電路工作前,相關(guān)人員要檢查虛擬測量儀器與被測量點(diǎn)的兩個終端是否處于正常連接狀態(tài),還要確定信號源良好的接地情況,其中還要注意示波器與地線的連接狀況。測量結(jié)束后要確保測量結(jié)果是GND的相反波形,有利于后續(xù)對電路的研究。實(shí)驗過程中,要時刻注意電壓表,電流表的指針位置,而在仿真電路時,要注意串聯(lián)電路中電流指針的指數(shù),如有任何問題,要及時地在相應(yīng)的執(zhí)行操作界面,通過網(wǎng)絡(luò),對電壓作出適當(dāng)調(diào)整,然后繼續(xù)進(jìn)行仿真電路的研究試驗,推動proteus仿真軟件在電子電路設(shè)計應(yīng)用中的發(fā)展。

4Proteus仿真軟件的實(shí)用電路分析

在今后的與電路設(shè)計有關(guān)的工作當(dāng)中,我們不光要充分發(fā)揮并發(fā)展proteus仿真軟件,還要通過合理的方法來判斷研究proteus仿真軟件在未來電路研究中的發(fā)展趨勢,然后進(jìn)行相應(yīng)改進(jìn)。而proteus軟件還需要通過傳感器電路,正弦電路等實(shí)用電路中不斷的進(jìn)行試驗和探索,最后才能把此項技術(shù)落實(shí)到實(shí)際電子科技產(chǎn)品的生產(chǎn)環(huán)節(jié)當(dāng)中去。所以,我們再使用該軟件進(jìn)行電路設(shè)計和分析時,要把重點(diǎn)放到傳感器電路和正弦電路等電路的實(shí)用性上,結(jié)合實(shí)際情況探究,才能更好地讓軟件適用于各種實(shí)用電路的應(yīng)用。還能開發(fā)出仿真系統(tǒng)的其他用法和功能,促使電子行業(yè)發(fā)展,為以后的研究工作打下堅實(shí)的基礎(chǔ)。

5結(jié)語

綜上所述,現(xiàn)階段proteus仿真軟件的應(yīng)用已經(jīng)十分廣泛,而其使用功能也十分便利和強(qiáng)大,在進(jìn)行電子電路設(shè)計時,為了能夠更深刻研究電路的工作情況,更準(zhǔn)確地對電路中存在的不足之處進(jìn)行調(diào)整,我們要進(jìn)一步對軟件進(jìn)行挖掘研究,明確操作規(guī)范,開發(fā)出更實(shí)用的功能以便使用。還能改善傳統(tǒng)的電子電路設(shè)計工作,并檢測出其中的缺陷,為降低電路實(shí)驗成本,更有效地完成實(shí)驗和縮短實(shí)驗時間等方面,都有積極的推進(jìn)意義。

作者:侯彬 單位:東北石油大學(xué)秦皇島分校

參考文祥

篇9

【關(guān)鍵詞】電子設(shè)備 電子電路 接地技術(shù) 抗干擾能力 干擾抑制

中圖分類號：V443 文獻(xiàn)標(biāo)識碼：A文章編號：

一．引言

我們知道在電子電路設(shè)計中的接地技術(shù)直接關(guān)系到了電器的使用壽命以及安全程度。在我國當(dāng)前，各種各樣的電子產(chǎn)品相繼誕生，電子產(chǎn)品的應(yīng)用也日益的廣泛，可以說電子產(chǎn)品已經(jīng)成為了人們生活工作的一個重要的組成部分。我們知道電子干擾是有很大的危害性的，它不僅僅嚴(yán)重的降低了電子系統(tǒng)的可靠性，還能夠?qū)θ梭w的健康產(chǎn)生很大的負(fù)面作用。例如一些電子產(chǎn)品以及儀器就對電子電路的干擾十分的敏感，最常見的有家用電器比如收音機(jī)，電視機(jī)等等，還有一些醫(yī)用設(shè)備，比如心臟起搏器等等。這些對電子電路的干擾電磁波都十分的敏感，干擾嚴(yán)重影響了這些設(shè)備的正常工作，嚴(yán)重的甚至使這些設(shè)備無法工作。為此，我們必須重視電子電路抗干擾能力的設(shè)計，可以說電子電路的抗干擾能力已經(jīng)成了當(dāng)前電子電路設(shè)計的一個非常重要的一方面，這是因為如此接地技術(shù)才顯得如此重要，可以說接地技術(shù)的高低已經(jīng)直接影響到了電子電路的抗干能力了。

二．接地技術(shù)的種類和目的

我們知道電磁干擾對電器具有很大的影響，嚴(yán)重的降低了其穩(wěn)定性，也不利于工作人員的身體健康。為了保證用戶用電的安全可靠，必須注意電子電路設(shè)計中接地技術(shù)的科學(xué)合理性。我們知道安全保護(hù)接地是接地技術(shù)中比較常見的一種，采用這種接方式地主要是為了保護(hù)用戶的安全，在實(shí)際的生活中有的電器年記哦久了，則其絕緣性能下降，這樣就給用戶帶來了很大的安全隱患，采用這種保護(hù)性的接地就是為了消除這種安全隱患而采取的措施。再者一些電器設(shè)備在運(yùn)行的過程中會產(chǎn)生積累靜電，這樣就及其容易引起接觸性的觸電，甚至引起電器的爆炸，其危害極大，為了防止類似情況的發(fā)生，一般采用的接地方法是屏蔽接地法，能夠有效的防止靜電積累造成的損失。最后我們知道電磁干擾對電器設(shè)備是有很大的影響的，為了避免電器設(shè)備受到太多的電磁干擾，采取接地的方法可以有效的配出干擾，保證電器正常運(yùn)行。

三．接地技術(shù)中的接地方式

電子電路設(shè)計中接地方式是比較多的，其接地方式不同那么它產(chǎn)生的效果也會不同，所以對于比較常見的幾種接地方式我們要充分的了解，只有這樣才能在具體的電子電路設(shè)計時運(yùn)用自如。以下介紹兩種最為普片使用的接地方式。

保護(hù)接零

一般用于三相四線制供電系統(tǒng)中的中性線，是電路環(huán)路的重要組成部分，在零線直接接地的一相四線制電網(wǎng)中，設(shè)計中一定要注意將電子電器設(shè)備征程運(yùn)行時小帶電的金屬外殼于電剛的零線連接起來，這樣一旦當(dāng)電器設(shè)備中的某一項發(fā)乍漏電或者是碰殼時，由于事先金屬外殼與零線相連，形成的單向短路，電流非常大，使電路保護(hù)裝置迅速動的切斷電源，從而保護(hù)了操作人員的人身安全和電網(wǎng)其他部分的正常運(yùn)行，同時也可以避免一些重大安全事故的發(fā)生。

保護(hù)接地

接地保護(hù)的主要目的是為了防止用戶觸電，為了保護(hù)用戶的安全而采取的措施，保護(hù)接地可以說是電子電路設(shè)計中最為常見的接地方式，一般來說對于那些中性點(diǎn)不接地的電網(wǎng)都采用保護(hù)性的接地方式，采用這種方式則電器設(shè)備的支架以及外殼均要接地，這樣能夠取得比較好的效果，有效的保護(hù)的電器安全一用戶的安全。

四．電子電路設(shè)計中系統(tǒng)接地

通過接地技術(shù)的研究我們知道電子電路儀器中的電子儀器設(shè)備控制系統(tǒng)中遇到經(jīng)常需要解決的就是系統(tǒng)接地問題，這也是設(shè)計中的一大難點(diǎn)。系統(tǒng)接地線是各種電路中的靜態(tài)，動態(tài)電流的通道，同時又是各級電路通過共同的接地電阻相互耦合的途徑，這樣就形成了電路之間相互干擾的薄弱環(huán)節(jié)，所以電子電路設(shè)備中的切抗干擾技術(shù)，都和接地有很直接的關(guān)系。設(shè)計合理的接地足抑制噪音和防止干擾的主要途徑，不儀能保證電子電器設(shè)備的正常，穩(wěn)定和可靠性工作。

五．電子電路設(shè)計中系統(tǒng)接地的原則

根據(jù)不同的干擾源要設(shè)計不同的接地技術(shù)和工藝，不能存在僥幸認(rèn)為電路中只要有一點(diǎn)接地就能消除干擾，要尋求綜合性質(zhì)的接地方式，才是最為安拿有效的，接地點(diǎn)的選擇要恰當(dāng)，避免設(shè)計不當(dāng)引起的新的干擾。接地點(diǎn)的選擇除了安全性外、還要一并考慮屏蔽效果的兼容性，就是要通過接地屏屏蔽技術(shù)達(dá)到消除多種干擾的綜臺目的。一般來說．電子電路設(shè)計如何和大地接觸，與系統(tǒng)的工作穩(wěn)定性能有著極為密切的關(guān)系，設(shè)計中常用以下三種方式。

1.浮地方式．不接觸大地的懸浮方式。是將電路設(shè)備與公共地可能引起環(huán)流的公共導(dǎo)線隔離開來，從而抑制來自接地線的干擾。這種接地方式的缺點(diǎn)是設(shè)備不與大地直接相連．容易出現(xiàn)靜電積累現(xiàn)象，這樣積累起來的電荷達(dá)到·定程度后，在設(shè)備和大地之間會產(chǎn)生具有強(qiáng)人放電電流的靜電擊穿現(xiàn)象。

2.單點(diǎn)接地方式，我們知道采取兩點(diǎn)接地扥方式很容易形成接地環(huán)路，一點(diǎn)接地的主要功能就是消除接地環(huán)路的形成。

3.多點(diǎn)接地方式，對于工作頻率較高的高頻電路，由于各元器件的引線和電路本身布局的電感都將增加接地線的阻抗，一點(diǎn)接地方式已不再適用

五．結(jié)束語

當(dāng)前我國的經(jīng)濟(jì)快速發(fā)展帶動了我國電子行業(yè)的迅速發(fā)展，各種電子產(chǎn)品相繼誕生，并且應(yīng)用日益廣泛。在當(dāng)前，我們已經(jīng)進(jìn)入了信息時代，各種各樣的電子產(chǎn)品已經(jīng)成為了人們生活的一部分，和人們的生活緊密相連，所以電子產(chǎn)品已經(jīng)成為了當(dāng)今不可或缺的一部分。但是我們知道，電子產(chǎn)品都存在電磁干擾，這不僅僅嚴(yán)重影響了電子系統(tǒng)的可靠性而且也嚴(yán)重危害到了工作人員以及用戶的健康狀態(tài)。所以，正是因為這個原因在進(jìn)行電子電路設(shè)計時，我們要充分考慮其接地技術(shù)，這樣可以有效的抗干擾能力。提高電子設(shè)備的抗干擾能力不僅僅可以提高經(jīng)濟(jì)利益還可以提高社會效益。可以說科學(xué)的接地技術(shù)已經(jīng)成為了電子電路設(shè)計的一個重要的方面，是在電子電力設(shè)計工作中必須認(rèn)真考慮的問題，其重要性不言而喻。所以本文就這個問題作了簡單的探討。

參考文獻(xiàn)：

[1]呂俊霞Lv Junxia 電子電路的抗干擾方法與技術(shù)[期刊論文] 《印制電路信息》 -2006年8期

[2]李曉海 電子電路的抗干擾技術(shù)探析 [期刊論文] 《城市建設(shè)理論研究（電子版）》 -2012年9期

[3]蔣偉麗Jiang Weili 淺談電子抗干擾技術(shù) 期淺談電子電路的抗干擾技術(shù) [期刊論文] 《麗水學(xué)院學(xué)報》 -2007年2期

[4]郭寶山周勤榮 淺談電子電路的抗干擾設(shè)計 [期刊論文] 《山西電子技術(shù)》 -2011年5期

[5]淺析電子電路的抗干擾措施 [期刊論文] 《南北橋》 -2008年7期高玉榮管志剛

[6]許蓓蓓 對電子電路抗干擾措施的探討 [期刊論文] 《建材發(fā)展導(dǎo)向》 -2011年11期

篇10

乙方：_________

甲方委托乙方為其設(shè)計制作電路，為保質(zhì)保量完成任務(wù)，經(jīng)甲乙雙方協(xié)商達(dá)成如下協(xié)議：

1．在本協(xié)議書簽訂前，甲方應(yīng)向乙方提供詳細(xì)的電路設(shè)計任務(wù)書，明確設(shè)計制作電路的功能，各項參數(shù)等；該任務(wù)書作為乙方設(shè)計制作電路的依據(jù)。

2．在本協(xié)議書簽訂前，甲方應(yīng)詳細(xì)閱讀有關(guān)乙方的電路設(shè)計細(xì)則說明。

3．在本協(xié)議書簽訂前，乙方應(yīng)向甲方提交電路設(shè)計費(fèi)用明細(xì)表，并詳細(xì)介紹相關(guān)事項。

4．協(xié)議變更終止

（1）甲方終止協(xié)議：甲方承擔(dān)一切已經(jīng)用于該電路設(shè)計的費(fèi)用，并支付乙方相應(yīng)的勞務(wù)費(fèi)用；乙方有權(quán)收回已交于甲方的所有有關(guān)電路設(shè)計的資料及產(chǎn)品，乙方并保留該設(shè)計的所有權(quán)利。

（2）乙方終止協(xié)議：乙方承擔(dān)一切已經(jīng)用于該電路設(shè)計的費(fèi)用，并返還甲方在此之前所支付的所有費(fèi)用。

（3）以上兩條在不可抗拒因素發(fā)生時無效。

（4）因設(shè)計需要而變更本協(xié)議時，甲乙雙方協(xié)商解決。

（5）乙方電路設(shè)計不滿足設(shè)計任務(wù)書要求時，按乙方終止協(xié)議處理。

5．付費(fèi)方式

（1）按照乙方向甲方提交的普通電路設(shè)計費(fèi)用明細(xì)表，甲方應(yīng)支付乙方設(shè)計該電路的全部費(fèi)用為_________元。

（2）本協(xié)議書簽定后的_________個工作日內(nèi)，按照乙方應(yīng)向甲方提交的普通電路設(shè)計費(fèi)用明細(xì)表，甲方須預(yù)先支付乙方全部電路設(shè)計費(fèi)用的1／2，計_________元，否則，按甲方終止協(xié)議處理；在乙方按設(shè)計任務(wù)書要求完成設(shè)計并向甲方交付設(shè)計時，甲方應(yīng)支付乙方全部剩余費(fèi)用，否則，按甲方終止協(xié)議處理。

6．本協(xié)議三項（協(xié)議書，設(shè)計說明書，費(fèi)用明細(xì)表），一式兩份，甲乙雙方各一份；其具有法律依據(jù)和效力；乙方保留其最終解釋權(quán)。

甲方（蓋章）：_________乙方（蓋章）：_________