導語：如何才能寫好一篇數字邏輯電路，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

【關鍵詞】數字邏輯電路；形象思維；教學方法

一、引言

《數字邏輯》是一門實踐性、技術性很強的基礎課。隨著現代數字電子技術的發展，數字邏輯這門課程的教學目標和教學方法也在不斷的發生變化。如果學生沒有扎實的理論知識作為基礎，就不能很好的去指導實踐；同樣如果在實踐課上沒有弄清硬件結構，也就難以去理解理論知識。所以，理論課程和實踐課程的有機結合，是我們教學工作者的重中之重。對于《數字邏輯電路》這門課程的教學，筆者認為如能注重教學方法，講究教學的藝術性將會取得較好的教學效果。

課堂教學在整個教學中是最重要的一環。當然教學是教師和學生雙方面的結合，要使我們所傳授的知識真正為學生所理解與掌握，就必須要了解學生的接受能力，并把握學生的學習心理，采用恰當的教學方法，使學生對所學的內容產生興趣，然后由淺入深，才能引導學生積極思考，從而產生理想的效果。

數字邏輯理論抽象，如能通過“形象思維”來培養學生的“抽象思維”，我覺得不失為一種好的教學方法。例如在講述“多數表決器”真值表時，可用運動會的舉重比賽項目的評判運動員舉重成功與否的紅燈和白燈多少來比喻，經這一比喻，“多數表決器”真值表的功能很快地讓學生理解了。對于記憶觸發器的激勵表，則把它轉變成記憶觸發器的狀態圖。多用些比喻，多分析結論的邏輯意義，這種生動活潑的課堂氣氛可以開拓學生的形象思維，使他們對數字邏輯的學習能自始至終保持濃厚的學習興趣。實踐證明，在快樂中學習才能使學生學習起來感到輕松、學有所獲。

總而言之，要想使自己的教學能夠為學生所接受，就必須下苦功夫，在認真備課的前提下，不斷總結自己的和別人的教學經驗，不斷加強自身的學問修養，才能使自己在教學中得心應手，取得良好的教學效果。

二、數字邏輯教學的要點

1．以基礎實驗為主導，培養學生的實際操作能力。基礎實驗是《數字邏輯電路》教學中的一個重要的環節，通過這些基礎實驗，不僅能提高學生對數字邏輯電路的認識，更重要地是培養了學生的學習興趣，以及有效地提高學生的動手能力，使學生在教學活動中真正學有所得，學有所獲。如我院在《數字邏輯電路》教學中安排了9個基礎實驗，這其中既有組合線路的設計，又有時序線路的設計，實驗體系從簡單門電路的測試延伸到較復雜電路的設計，內容比較全面也相對合理。

2．適量增開PLD仿真實驗，提高學生綜合分析及設計能力。隨著微電子技術和計算機技術的發展，實驗手段正不斷得到更新、完善和開拓。除了可以用常規TTL邏輯器件外，也可采用可編程邏輯器件PLD，借助計算機輔助設計軟件實現；在《數字邏輯》實驗大綱中，安排了多項PLD實驗項目，如：LED譯碼器、八位左移寄存器和四位三級先進后出堆棧等；像上述代碼轉換器的實例，經過功能設計，僅需用簡單的VHDL語言實現。面對PLD器件及技術的迅速發展，基于PLD器件的實驗將成為今后硬件實驗的一個重要的發展方向。為此我們采用科技講座，講解理論知識，并通過興趣小組給予同學參與的機會。

通過讓學生熟悉基于PLD器件的仿真實驗的設計和開發過程，可以使學生掌握一種全新高效的數字系統的設計方法，為今后將其應用到實際的硬件實驗中打下良好的基礎，從而也可使學生擺脫硬件實驗中繁瑣的物理連線，把主要精力投入到對實驗的設計及實現上來。

3．以開放實驗室為依托，培養學生主動探索的習慣。課堂上重點講授的知識和方法，學生要在自學和實驗教學這兩個環節中得到進一步鞏固和理解。學生既可以圍繞提出的問題和學習目標來自行設計和完成某個專題實驗，也可能會為了解決自己在自修中產生的一些問題及想法去進行某個實驗。這就要求實驗教學應該成為開放式的教學，從而充分調動學生自身的學習熱情和積極性，并使學生能夠在觀察現象、提出問題、分析問題和解決問題方面得到能力上的培養和鍛煉，并養成主動探索的習慣。

篇2

關鍵詞：教學改革；數字邏輯電路；C語言

中圖分類號：G642 文獻標識碼：B

文章編號：1672-5913(2007)10-0090-03

引言

數字邏輯電路課是高等學校計算機科學技術專業的一門必修基礎課。在計算機專業基礎課程中，它是微機原理與應用、微機接口技術、計算機組成與系統結構等課程的前導課程，有著承上啟下的重要地位。該課程從電子計算機的基本硬件組成及數字電子技術著手，對計算機的組成部件的基本電路工作原理展開討論，使學生掌握有關計算機硬件方面的基礎知識，尤其是各數字邏輯電路的基本功能，構成整機數字系統的技術，為培養學生對硬件系統的分析、設計、開發和使用能力打下最基本的基礎知識。

數字邏輯電路這門課程學習結果的好壞將對計算機專業的后續課程的學習產生很大的影響。數字邏輯電路是學好計算機專業基礎課的必要途徑，因此應該重視這門課程教學方法的改進。為了改革目前的數字邏輯電路課教學方法，我們探索了新的數字邏輯電路教學方法，即基于計算機高級語言的數字邏輯電路教學方法。本數字邏輯電路教學方法的特點是用計算機高級語言C語言對數字邏輯電路的基本功能進行描述和實驗，也就是用計算機高級語言對我們在數字邏輯電路課程中講解的全部基本數字邏輯電路進行表示。本方法特別適合與計算機專業的學生，因為計算機專業的學生在學習數字邏輯電路課程之前都學習過了計算機高級語言C語言。這使得他們能夠較好的理解數字邏輯電路的這種表示方式，同時也能夠使他們在學習數字邏輯電路的這種表示方式中復習計算機的高級語言，并且可以擴展學生的知識面，培養和訓練學生的創新能力。它不但能夠進行數字邏輯電路的基本教學，還可以用于數字邏輯電路的實驗教學和課程設計。

1數字邏輯電路的C語言描述

C語言功能豐富，表達能力強，使用靈活方便，目標程序效率高，可移植性好，適合編寫各種軟件，尤其是系統軟件，所以C語言已在諸多領域得到廣泛的應用。目前許多高等院校，都在計算機專業開設了C語言課程。利用C語言可以編寫出簡潔、緊湊、高效的程序。C51是在完全支持標準C全部指令的基礎上添加了許多用來優化8051指令結構的C的擴展指令而形成的，其程序結構也類似于標準C程序的編寫。隨著嵌入式技術的不斷發展以及C語言在嵌入式應用中的不斷普及，C程序設計技術在嵌入式系統中將得到廣泛的應用。

數字邏輯電路通常分為組合數字邏輯電路和時序數字邏輯電路兩大類，組合數字邏輯電路常用的描述方法是邏輯圖、邏輯代數式、真值表和卡諾圖，它們均可對同一個組合邏輯問題進行描述，知道其中的任何一個，就可以推出其余的三個。隨著EDA技術的發展，目前又出現了硬件描述語言的數字邏輯電路描述法。與用硬件描述語言類似的方法，本文探索了在微控制器中的C51程序描述法。例如對一個三變量的一致電路的描述：

三變量的一致電路就是當A、B、C三個變量一致時，電路輸出高電平；當三個變量不一致時，電路輸出低電平。

用邏輯代數式表示為：F=ABC+

用C51語言描述為：

Main()

{ sbit a=P1.0; // 定義布爾輸入變量a是微控制器的P1.0口

sbit b=P1.1; // 定義布爾輸入變量b是微控制器的P1.1口

sbit c=P1.2; // 定義布爾輸入變量c是微控制器的P1.2口

sbit f=P2.0; // 定義布爾輸出變量f是微控制器的P2.0口

while(1){ // 無限循環

P1=0xff;

if (a==b==c)

f==1；

elsl f==0；

}

} // P1為輸入口，P2為輸出口

從以上的C51程序可以看出，這樣的數字邏輯電路描述方法，對于計算機專業的學生，只要學習過C語言是非常容易理解的，而且用該方法描述的數字邏輯電路也容易用下面介紹的實驗方法中得到驗證。

2在教學中的應用原則

2.1教學重點

筆者認為對于計算機專業的數字邏輯電路課，教學重點在于讓學生能夠很好地理解常用數字邏輯電路的邏輯功能，至于這些數字邏輯電路的實現方法有一些概念就可以了，沒有必要掌握數字邏輯電路的中小規模集成電路實現方法。而這些中小規模集成電路實現的數字邏輯電路在我們目前所用的教材中往往是重點講解的，這點對于計算機專業的學生就不是很合適。事實上，本文探索的用C51程序描述數字邏輯電路，就是基于微控制器的用軟件實現的數字邏輯電路。這就是說數字邏輯電路課程的重點內容是理解數字邏輯電路的邏輯功能。而具體用什么方法實現這個邏輯功能就不是太重要了。用中小規模集成電路、可編程邏輯電路和軟件來實現都是可以的。

2.2應用實例

根據筆者的多年教學實踐經驗，在計算機專業的數字邏輯電路課程教學中，靈活運用本文論述的C51程序描述法，結合傳統的數字邏輯電路的描述方法，取得到了較好的教學效果。

如：對于在計算機專業中用到的較多的邏輯電路“譯碼器”。用邏輯代數描述為：

用C51程序可以描述為：

main()

{ sbit a=P1.0； // 定義布爾輸入變量a,b,c為微控制器的P1口

sbit b=P1.1；

sbit c=P1.2；

sbit y0=P2.0； // 定義布爾輸出變量y0~y7是微控制器的P2口

sbit y1=P2.1；

sbit y2=P2.2；

sbit y3=P2.3；

sbit y4=P2.4；

sbit y5=P2.5；

sbit y6=P2.6；

sbit y7=P2.7；

while(1){ // 無限循環

P1=0xff；

y0=y1=y2=y3=y4=y5=y6=y7=0；

if (a==0&&b==0&&c==0) y0=1;

if (a==0&&b==0&&c==1) y1=1;

if (a==0&&b==1&&c==0) y2=1;

if (a==0&&b==1&&c==1) y3=1;

if (a==1&&b==0&&c==0) y4=1;

if (a==1&&b==0&&c==1) y5=1;

if (a==1&&b==1&&c==0) y6=1;

if (a==1&&b==1&&c==1) y7=1;

}

}

因此，在數字邏輯電路課程中，讓學生懂得作為計算機專業的學生，單單學會數字邏輯電路的硬件實現方法是不夠的，還應當讓學生從一開始就重視學習計算機軟硬件的相互關系。如果教師在數字邏輯電路課程的教學中運用本文論述的方法，引導學生從計算機軟件和硬件層次上去認識數字邏輯電路知識，對學生學好后續專業課程有著積極的促進意義。

3實驗教學方法

3.1硬件結構

本實驗方法的硬件部分主要由PC機以及微控制器電路和多個LED電路組成。微控制器選用Philips公司生產的P89C51RD2BN。該芯片內部集成了多種功能部件，如四個8位的數字I/O口，8路A/D轉換接口、UART、定時器、看門狗定時器和FLASH存儲器等。微控制器的主要功能是：用戶輸入輸出端口狀態掃描輸入，用戶輸入輸出端口信號輸入和數字信號顯示等。實驗硬件組成框圖如圖1所示。

圖1　實驗硬件組成框圖

3.2ISP實現原理

本實驗方法的關鍵是ISP技術。P89C51RD2BN的系統編程是通過標準RS232串口來完成的，它是一種內嵌的在線可編程。內部有一系列的硬件資源，當微控制器對自身的Flash存儲器進行編程時，所有底層操作都由這些內部資源來完成。ISP編程不需要將微控制器從系統中取出，只要用一個開關將PSEN強行拉低，ALE管腳懸空，系統便在上電復位后進入ISP狀態。通過免費的編程軟件Flashmagic下載二進制文件到微控制器，就可以運行程序了。

3.3實驗方法

如圖1所示，實驗時先把ISP控制開關放置在ISP位置上，在PC機上輸入需要實現的數字邏輯電路的C51程序，然后經過C51編譯器編譯，生成二進制文件形式的目標程序文件，然后使用Flashmagic軟件把目標程序下載到微控制器中，再把ISP控制開關放置到微控制器的正常工作狀態，按動復位按鈕，微控制器中的程序就可以正常運行了。這時可以在輸入撥位開關上輸入數字信號，在LED上可以觀察到這個實驗數字邏輯電路的邏輯功能的實現結果。改變輸入撥位開關上輸入的數字信號，可以得到不同的數字信號輸入，在LED中可以觀察分析實驗數字邏輯電路的全部邏輯功能。

運用本實驗方法進行的數字邏輯電路實驗，由于實驗所用到的硬件設備，除PC機以外的成本是極低的，可以實現把實驗帶回家的實驗理念。在家里進行各種有創造性的實驗。讓學生真正成為實驗學習的主人。

4結束語

本文論述的數字邏輯電路C語言描述方法具有易懂、直觀、有創新性的特點。用該教學方法的實驗裝置結構簡單、成本較低、維護方便、性能可靠。可以進行簡單的組合數字邏輯電路實驗，也可以進行時序邏輯電路的實驗，能夠搭建多種趣味電路。能滿足基本教學的需要，也可以進行綜合性、設計性實驗。

參考文獻

[1] 孫榮高，呂昂. 微控制器溫室環境溫濕度程序控制系統的研究與設計[J]. 微計算機信息，2005，(10)：9-11.

[2] 陳科，李進. 基于ISP技術的單片機教學實驗裝置的研制[J]. 浙江理工大學學報，2006，(3)：60-63.

[3] ，王彬. 將專業課知識融入高級語言程序設計教學[J]. 吉林大學學報(信息科學版)，2005.

收稿時間：2007-2-16

篇3

Abstract： The introduction of the new course is an art of teaching， the successful introduction of new course can quickly attract the attention of students， and it is a successful half of the class. According to the characteristics of the course of "digital circuit and logic design"， which is rich in content， theoretical abstraction， large span and strong practicality， this paper puts forward several specific new course introduction methods and applies them to the teaching process. Practice had proved that dull knowledge became lively and cheerful with these methods，and students took part in all discuss in classroom actively to improve the teaching and then successfully fulfill it.

P鍵詞：新課導入；數字電路與邏輯設計；教學

Key words： the introduction of the new course；digital circuit and logic design；the teaching

中圖分類號：G642.3 文獻標識碼：A 文章編號：1006-4311（2017）11-0181-02

0 引言

《數字電路與邏輯設計》課程是測控技術與儀器、電子信息工程、電氣工程及自動化、計算機等專業的一門專業基礎課程。該課程詳細介紹了數字邏輯的基礎內容、邏輯門電路、組合邏輯電路、鎖存器和觸發器、時序邏輯電路、脈沖波形的變換與產生、數模與模數轉換、存儲器和可編程邏輯器件[1]。該課程結合集成芯片，進行系統而廣泛的描述，旨在培養學生了解和掌握典型數字集成電路的基本知識、使用方法和設計要點的基本技能。

該課程是許多專業的學生接觸的第一門與實際電子、電器緊密相關的一門課程，更是學生學習今后專業課的基礎。如何引導學生盡快入門，并且學好該課程，是教師需要認真考慮的一個重要問題。本文重點從新課導入方法來闡明如何學好該課程，因為良好的開端是成功的一半。新課導入引人入勝，可以產生凝聚效應，即凝聚學生的注意力、思想、情感，進而對該課程產生學習興趣。本人根據教學經驗的積累，將多種實用的導入方法總結歸納，根據知識點的特點，采用不同的新課導入方式，以期達到最有效的教學效果。

1 新課導入方法

1.1 史料法導入

《數字電路與邏輯設計》課程比較枯燥，教師如果適時、合理地將與該課程有關的歷史人物或事件引入該課程，必將為枯燥的課程帶來幾分生動，同時激發學生的求知欲。如講授數字電路與數字信號基礎知識的時候，首先介紹電子技術的發展歷程，從1906年福雷斯特等發明電子管，到1948年肖克利等發明晶體管。從60年代初出現的只有4個邏輯門的小規模集成電路，到目前使用的超大規模集成電路。每當電子器件有一次變革，電子技術就有一次突破性進展。每當電子器件發生變革的時候都伴隨著與歷史人物有關的有趣的小故事。通過歷史人物的故事，加深學生對電子器件的認識。這樣，很容易激發學生的學習興趣，促使他們認真地去學習各種電子器件，并且深深體會每種器件所代表的時代特征，為后續知識的學習奠定基礎。

1.2 溫故導入

溫故而知新是一種由已知向未知的導入方法，傳統、簡單、有效。通常以舊知識為鋪墊，采用提問的方式復習已學知識，找出已學知識與新知識相聯系的紐帶，自然地過渡到對新知識的學習。這樣既可以鞏固所學知識，又可以幫助學生全面認識事物，提升學生的分析能力以及對知識的融匯貫通能力。比如講授二進制數的算數運算時，先在黑板上給出一個十進制數，讓學生轉換成相應的二進制數、八進制數和十六進制數，這樣不但復習了不同的數制，而且可以順利引入二進制數的算數運算。因為加強了學生對十進制數到二進制數之間的轉換之后，再來學進制數的運算就會事半功倍。

1.3 實例導入

實例導入即通過舉例子或者練習題來回憶舊知識，并且很自然地過渡到新知識。比如，在最小項和卡諾圖講解結束，將要講邏輯函數的卡諾圖化簡時。首先，給出一個邏輯函數表達式，接著提問學生“該表達式是不是最小項表達式？如果不是則寫出其最小項表達式的形式和最小項編號的形式”；然后，根據學生已經寫好的最小項表達式填寫卡諾圖，這樣就通過一個例子將最小項和卡諾圖的相關知識回憶和應用了一遍；最后，針對題目所給的邏輯函數表達式提問學生“該表達式是不是最簡的形式呢？若不是該如何化簡？”這時學生很自然地會用代數化簡法進行化簡，化簡完成之后告訴學生代數化簡法的缺點并引出卡諾圖化簡法。即代數化簡法要求熟練掌握邏輯代數的基本定律，而且需要一些技巧，特別是經代數法化簡后得到的邏輯表達式是否是最簡式較難掌握，這就給使用代數化簡法帶來一定的困難，使用卡諾圖化簡法可以比較簡單而直觀地得到最簡邏輯表達式。那么，這個時候學生自然會被卡諾圖化簡法所吸引，順理成章進入新課程。

再比如，當講解到編碼器時，在講解之前先舉一個大家很熟悉的例子，即每個學生都有一個學號，名字可以重名，但是學號是唯一的，這就是用十進制數將學生進行了編碼。緊接著提出“在數字電路里面，什么是編碼呢？”帶著該問題引入到新課的學習中。

以實例為橋梁導入新課的方法有很多種方式，都是通過舉例吸引學生注意力，并且強化學生對理論知識的運用，使師生之間更容易產生互動。

1.4 對比導入

所謂對比導入就是根據新舊知識的關聯點、異同點，采用正反對比的方式導入新課。《數字電路與邏輯設計》課程中功能相反、思路相反的例子很多。組合邏輯電路的分析與設計、時序邏輯電路的分析與設計、編碼器與譯碼器等等。在講授這些內容時，應用對比法導人可以使學生加深對所學知識的理解與掌握。

比如，組合邏輯電路的分析講解結束，將要講組合邏輯電路的設計時。首先，回顧組合邏輯電路的分析，即已知條件是邏輯電路，待求條件是邏輯功能；然后，緊跟著提問學生“如果反過來，即已知條件是邏輯功能，待求條件是邏輯電路，又該如何解決呢？”由此過渡到新課，即組合邏輯電路的設計。同樣，同步時序邏輯電路的分析講解結束之后，依然采用對比導入方式引出并講解同步時序邏輯電路的設計。

又比如，在講授譯碼器時，通過回顧編碼器的工作過程對比引入譯碼器的工作過程。即先列出三位二進制編碼器的編碼表，然后說明譯碼器和編碼器的工作過程相反，編碼器是將某種信號或十進制數碼（輸入）編成二進制代碼（輸出），譯碼器則是將二進制碼（輸入）按其編碼時的原意譯成對應的信號或十進制數碼（輸出），從而很容易列出三位二進制譯碼器的狀態表。這樣，通過對比的方式回顧并學習了編碼器的知識和譯碼器的狀態表之后，再介紹譯碼器的其余知識就會很容易，學生也會很好地區別和理解編碼器及譯碼器。同樣，數據分配器和數據選擇器、數～模轉換器和模～數轉換器、鎖存器和觸發器等很多內容的講解都可以采用對比的方式。

1.5 實物導入

《數字電路與邏輯設計》課程是一門應用性、實用性都很強的課程，如果教師能恰當地選擇一些與講課內容密切相關又符合學生認知能力的電子小產品來導入新課，也不失為一種引發學生興趣，培養解決實際問題的好方法。在講組合邏輯電路設計時，筆者以“設計好的一個切實可行的表決器”為例導入新課，告訴學生們學完今天的內容，你就會做表決器，甚至更復雜的電子產品。這樣理論和實際一下子聯系起來了，學生們也一下子來了精神。此時，教師適時提問“實際中的表決器有什么特點？它屬于什么電路？怎樣實現呢？”這樣因勢利導地切入正題引入這節課要講的內容。教師要善于引用學生熟悉的現象、事例來導入新課，使學生有一種親切感和實用感，從而激發學生興趣，讓學生真正感受到學習了此課程我就可以做什么。

再比如，在講授典型的時序邏輯電路的時候，將已經設計好的計數器帶入教室，讓學生們先了解一下其功能，以及現實生活中經常用到計數器的地方，加強理論與實際的聯系；然后通過提問學生“計數器的電路是如何來設計的？怎樣實現呢？”這樣不僅可以有效地吸引學生注意力，而且很自然地過渡到新知識的講解。需要實物導入的地方很多，再比如單穩態觸發器、施密特觸發器、多諧振蕩器等的講解都可以采用實物導入的方式，通過實物加深學生對理論知識的理解與鞏固，提升學生的感性認識，從而使枯燥的課堂變得活躍、充滿學習熱情。

2 結束語

新課導入是課堂教學中一個必不可少的環節，是教師引導學生參與學習的過程和手段，也是教師必備的一項基本的教學技能，有效的課堂導入可以充分體現學生的主體地位和教師的主導作用。通過上述方法的實踐證明：一些成功的、高效的新課導入可以開啟學生的思維，提高教W質量，為學生后續專業課的學習奠定良好的基礎。

參考文獻：

[1]白彥霞，張秋菊.數字電子技術基礎[M].北京：北京郵電大學出版社，2009.

篇4

【關鍵詞】邏輯分析系統；示波器；數字電路

引言

當無故障的電路系統所判斷的邏輯功能和數字電路所實現的邏輯系統不符時，則表明該系統出現了故障問題。數字電路的故障問題分為兩大類，分別為：物理故障、邏輯故障。物理故障是因為內部的連線發生短接、電路原件損壞等原因。邏輯故障是因為數字電路系統的控制邏輯系統出現異常。在以上的故障當中，如果故障不隨著時間的變化而改變我們稱之為永久故障；如果故障時隱時現稱之為間歇故障。數字電路的故障大多是因為固定性的邏輯故障，為了能夠有效地檢測故障，以確保數字電路的正常平穩工作，就需要對數字電路進行測試。要診斷以上問題的所在需要根據相關儀器進行確認，這些儀器能夠精準的判斷系統的問題所在，進而確定故障的準確位置。

通常使用邏輯分析儀的場合主要有：1、需要觀察多個信號的問題。2、需要同硬件設施相同的方法查看信號。3、需要高低電平模式進行觸發。4、查看及時跟蹤軟件在系統當中的作用與情況。

1 邏輯分析儀的相關概念

（1）通道數量：通道數量它是邏輯分析儀中最簡單的指標。如果對數字電路系統進行全面的檢查和分析，就必須將待測信號全部引入到邏輯分析儀當中。邏輯分析儀的通道數為被測系統的總線路數+數據總線書+時鐘線數。針對8位系統而言，需要最少30個通道的邏輯分析儀，所以在一般情況下邏輯分析儀到多數通道數為34，到目前為止最高的通道數已經高達340個。

（2）定時采樣速率：當進行定時采樣的分析，需要擁有較高的分析采樣速率。目前而言主流的邏輯分析儀采用的速率可達到2GS/s，在此速率下，能夠觀察到0.5ps時間的細節分布。

（3）狀態分析速率：當進行狀態分析時，邏輯分析儀外部的時鐘是邏輯分析儀在采樣時的基準時鐘。該時鐘的最高分析速率就是邏輯分析儀最佳狀態下的分析速率。現在市面上的主流分析速率為100-500MHz。

（4）通道記錄長度：邏輯分析儀當中的內存能夠對其收集的數據進行對比、分析與轉化。

（5）測試夾具與探頭：探頭是連接邏輯分析儀和被測器件的紐帶。探頭的它能夠保持信號的完整。隨著科技的發展，芯片的封裝密度逐漸升高，如果想要將信號引出，非常的困難；與此同時現在的分立器的尺寸也逐漸變小。在此測試夾變得尤為的重要，它能夠使人脫手操作，防止芯片因為短路而燒壞。

2 邏輯分析儀與示波器的對比

邏輯分析儀的起步較晚，因為示波器不能夠同時滿足多路的測試，所以邏輯分析儀被發明出來。在測試領域，示波器是相對最早的測試設備，它是基于雷達掃描原理，對信號進行收集和再現，源于傳統的模擬電路和模擬信號基礎。伴隨著數字技術的進步，數字信號的測試尤為的重要，期初數字信號測試利用示波器，后來發明了狀態分析儀和定時分析儀，由于二者的成本較高，所以市場的流通并不理想。

邏輯分析儀通常僅有倆個電壓等級：低電壓和高電壓。邏輯分析儀它是通過收集的信號進行分析判定，低于參考電壓為0，高于參考電壓為1，形成0與1的數字波形。自邏輯分析儀誕生以后，它就被扣上操作繁瑣，價格昂貴，對于使用人員需要很高的要求，與示波器相比僅僅多了幾項功能的帽子。但是隨著科技水平的發展，邏輯分析器的成本逐漸的降低，它已經逐步的成為基本的測試工具。

3 邏輯分析儀的應用

在使用邏輯分析儀時我們應該注意以下幾點，就能夠發揮其真正的作用。

（1）被測系統同邏輯分析儀的探頭連接。在使用該工具之前，第一要選擇適當的探頭和需要被測的系統相連接，探頭內部有著比較器能夠將輸入的電壓和門限的電壓二者進行比較，來確定邏輯狀態。該探頭的類型有很多，需要根據需要來選取對應的探頭。最普遍的探頭一般是點對點式的“夾子狀”。邏輯探頭能夠將高質量的信號捕獲，同時能夠將影響限制到最低。邏輯探頭還能夠將高質量的信號傳遞到邏輯分析儀器中，與電路板有著多種連接方式。

（2）觸發條件和時鐘模式。當邏輯分析儀與需要被測的系統連接完畢后，就需要對觸發條件以及時鐘模式進行設置。異步捕獲與同步捕獲是邏輯分析器的兩種特殊的捕獲方式。

異步捕獲模式：邏輯分析儀采用內部時鐘對數據分析采樣，采樣速度快，測試的分辨率非常高。采樣速率對于異步定時而言是非常的重要，異步捕獲模式通常沒有穩定的時間關系，其主要的關系為被測系統與時間的關系。同步捕獲模式：該捕獲模式通過利用一個被測信號作為時鐘信號。邏輯分析儀一般情況下在外部的時鐘邊緣進行采樣，所收集的數據能夠代表邏輯信號被測電路的此時狀態。邏輯分析儀收集的時鐘信號一般被要求小于一定的頻率，該頻率為邏輯分析儀最大狀態速率。邏輯分析器的一大優點就是能夠對任何的邏輯條件進行觸發。這樣能夠設定何時能夠捕獲數據，篩選捕獲的數據，并且能夠跟蹤被測電路的邏輯狀態，同時將被測系統中觸發用戶已經定義的事件。

（3）捕獲被測信號。在使用邏輯分析儀之前需要確定邏輯分析儀的通道數。數字系統當中有著各不相同的寬度，通道數量通常情況下是總線寬的4倍。將捕獲信號確定后，需要考慮邏輯分析儀的存儲深度。邏輯分析儀會將捕獲到的數據立刻傳遞給存儲器當中。存儲器它是邏輯分析儀的“心臟”，它不僅是被采樣數據的目的地，而且還是邏輯分析儀分析數據的中心。

（4）分析與顯示捕獲數據。邏輯分析儀能夠將捕獲到的信號以不同的形式進行查看，例如二進制代碼以及時間波形等形式。在一般情況下，相關人員使用總線形式來顯示捕獲數據。通常的邏輯分析儀能夠觀察多組平行的總線和相互管量的數據，這樣能夠了解邏輯代碼的內涵。使用邏輯分析儀觀察平行的總線時，首先需要先觀察同步狀態數據，如果同步狀態數據出現問題，就需要去了解異步時鐘數去解決問題所在。

4 結束語

邏輯分析儀的優點就是能夠捕獲并且顯示許多信號，同時能夠準確的分析這些被捕獲的信號的邏輯關系和時間關系，邏輯分析儀是數字設計調試和判斷過程中公認的最優秀的工具，它能夠檢驗數字電路是否工作正常，幫助相關人員快速的排查電路系統問題。在當前邏輯分析儀的發展正在逐漸起步，隨著時間的推進，在未來每一位工程師都能夠輕松的使用邏輯分析儀。

參考文獻：

[1]林玉池.測量控制與儀器儀表前沿技術及發展趨勢[M].天津：天津大學出版社，2005.

[2]翟春林.業余邏輯分析儀[M].香港：無線電技術出版社，2003.

篇5

數字電路中“權”表示數字每一位具有的值。

從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由于它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝制成的若干數字集成器件構造而成。

（來源：文章屋網 ）

篇6

高中人教版新課改物理教材選修3-1中編入了“簡單的邏輯電路”一節，目的是接軌數字化現代生活，讓學生感受到物理知識與生活的息息相關，從而培養他們對物理知識的親近感，是現代化氣息很濃的一節教學內容.

課程標準對本節的要求是讓學生初步了解邏輯電路的基本原理以及它在自動控制中的應用，從中可以看出，本節在高考中的要求較低，屬于認識和了解的Ⅰ類要求.不過筆者認為，隨著科學技術的不斷進步，本節或會成為將來高考中一個重要內容，并且是對學生實踐能力的一個非常好的檢驗標準.

2設計理念

本節主要介紹邏輯電路中的“與”門、“或”門、“非”門等基本電路，對中學生來說比較抽象，不易理解，因為學生目前的認知水平是建立在直流電路的基礎上，因此，我在教學過程中，要求學生像課本上介紹的那樣，將它們與能夠實現類似邏輯功能的直流電路相類比，這樣解決問題就會容易多了，并可以幫助學生初步具備解決相關問題的能力.

3使用建議

本節非高考熱點，在山東省考試中沒有出現過類似題目，但是目前趨勢山東卷要逐漸向全國卷靠攏，建議本節還是要認真講解，因為門電路在生產、生活中的廣泛應用已經成為某些大城市的熱點考題，例如上海高考，相信在以后的高考中，山東也會逐漸重視此方面的教學.建議使用多媒體教學，多創設情境，希望各位同仁賜教.

4教學目標

知識與技能

（1）知道三種門電路的邏輯關系、符號及真值表；

（2）會用真值表表示一些簡單的邏輯關系；

（3）會分析、設計一些簡單的邏輯電路.

過程與方法

（1）通過實例與實驗，理解“與”、“或”、“非”邏輯電路中結果與條件的邏輯關系；

（2）通過簡單的邏輯電路設計，體會邏輯電路在生活中的意義.

情感態度價值觀

（1）感受數字技術對現代生活的巨大改變.

（2）體驗物理知識與實踐的緊密聯系； [HJ0.9mm]

（3）學生在自主探究、交流合作中獲得知識，體會學習的快樂.

教學重點：本節的教學重點應放在“與”門的教學上，因為“與”門的邏輯關系，真值表，工作原理理解了，“或”門與“非”門就容易掌握了，可以增加學生的自主探究性學習.

教學難點：本節教學難點是邏輯關系的認識以及應用.

教學方法類比法講授法師生互動

信息化資源多媒體輔助教學PPT投影儀

5教學過程

【新課引入】

【情景設疑】

教師： 我們知道從前年開始棗莊廣電局就開始大力推廣數字電視，那什么是數字電視呢？那我們以前看的電視叫什么電視呢？[HJ1mm]

篇7

關鍵詞 數字電路；故障檢測；原因

中圖分類號：TP277 文獻標識碼：A 文章編號：1671-7597（2014）09-0094-02

伴隨著經濟技術的迅猛發展，采用數字電路技術的產品遍布在大家生活的各個角落。正因為如此，電力工程方面的技術員在研發設計、調試安裝、后期維護數字電路時可能會遇到一些問題。于是精通檢測診斷數字電路故障的方法是保證數字電路能夠有效研發生產的重中之重。

1 產生數字電路故障的原因

1.1 電路元器件的老化

電路元器件在使用時由于相互摩擦就會對其造成一定的損壞。電路元器件多數是金屬質地的，如果長時間使用的話，電路元器件就會老化并且其參數性能也會變得很差。甚至一些電路元器件在極冷或極熱的情況下就會導致其參數值的改變。

1.2 電路元器件接觸不良

電路元器件接觸不良是致使數字電路出現故障的最普遍的因素。在平時由于使用不當或沒有妥善保管好，電器外殼遭到破壞，就可能發生電路元器件在潮濕的空氣里或不小心把水濺進電器里這樣的事情，于是就氧化了電器元件內部的焊點，電路板就極可能出現故障。

1.3 設備工作環境

設備能否順利工作是要具備一定條件的，由于空間資源的限制不是全部的設備都能在完全沒有干擾沒有影響的的環境中工作，所以當工作環境如溫濕度、電子磁場改變等不符合電路設備的需求的時候，數字電路便會出現故障，要想設備正常工作就很難了。

1.4 電路元件使用期限

不止是食品，電路元器件也有使用期限。在規定的使用期限內它的參數性能才最優。假如超出了使用的期限，電路元器件就會老化、參數性能降低，設備發生故障的機率就會變大。

2 數字電路故障的特點

2.1 數字電路特點

數字信號不管是在時間上還是在數值上都離散，數字電路是用來處理變換調制和解調這些信號的電路。其工作原理是利用“0”、“1”兩個高低電平來表示離散的信號，看起來很繁瑣，實際上基本電路非常簡單。除三態門以外，輸出狀態不是高電平就是低電平。

數字電路根據邏輯功能可分為時序邏輯電路和組合邏輯電路兩種。按照功能說，時序邏輯電路具有記憶和表達功能，這一功能是由有著存儲功能的觸發器構成的電路來實現的。然而存儲電路的輸出狀態必須在輸出端上表現出來，并且要與輸出端邏輯運算后來決定時序電路的輸出電平。而組合邏輯電路是由多種電路構成的，那一時刻輸入的電平來決定組合邏輯電路的輸出電平，且它和之前電路的輸出電平并無直接聯系。

圖示邏輯電路門級描述

2.2 故障特點分析

進行數字電路檢測和診斷時，一定要根據時序邏輯電路和組合邏輯電路各自的順序，仔細地觀察數字電路的電平，判斷是不是正常。然后逐個檢測以發現產生故障的位置。除此之外，數字電路也是有一些物理缺陷的，組成集成電路的門和記憶元器件都封存在一個芯片里，所以對電路輸入輸出波形沒有辦法直接觀察以致于檢測它們的電平高低時困難重重，要想及時地查找到數字電路出現故障的位置，就要研究出方便且可行的檢測電路故障的措施。

3 數字電路故障檢測方法

3.1 直接觀察檢測法

有一些工作經驗的電路維修者經直接觀察來推理出現電路故障的大概位置。經過問詢在發生電路故障時的現象來判斷一下發生電路故障的可能原因，這樣做既省時又省力。比如，電燈突然很亮然后又滅掉了，我們應考慮可能是短路造成的，然后查找出現故障的位置，最后解決問題。

3.2 比較檢測診斷法

進行數字電路故障檢測時，比較法是所有檢測方法中較為常用的方法。一般情況下都需要盡快地檢測出數字電路出現故障的問題，以便及時地解決，這時首先測試電路的關鍵點，記錄下測試的參數值，再找沒有損壞的，能正常工作的器件，對相應的關鍵點的參數值進行測試，比較兩組參數值，數字電路發生故障的位置就在參數值不同的地方。然而大部分電路的故障發生的位置都在很細微的地方。由于在數字電路元器件生產時，廠商會特別注意電路板薄弱的關鍵點上，來保證器件的質量，于是電路故障發生的位置常常不在電路板的這些關鍵點上。于是比較檢查法還有一定的缺陷。

3.3 替代檢測法

電路復雜時，一般方法檢測不出故障時，這時用替代檢測法來檢測電路故障位置。替代檢測法就是用同樣的電路元器件來替換數字電路里的電子元器件，不過代替電路元器件的元器件參數性能要好一些，不然的話仍然沒有辦法檢測出電路故障出現的位置。當質量好一點的電路元器件替換好后，連接上電源，觀察電路板是不是能正常地工作。假如能正常工作就表明原電路元器件出現了故障，反之，就表明原電路元器件沒有故障。不管怎么說，替代檢測法在一定程度上也是費力和麻煩的。

4 結束語

現如今科學技術快速發展，數字電路也顯得尤其重要。只有探究出數字電路檢測診斷的好方法，才能更好地把數字電路運用到現實生活里。要及時預防并解決可能出現的電路故障，防止給大家的生活帶來極大的不便。于是在此基礎上，我們要不斷地尋找出數字電路檢測診斷的方法和措施，及實地解決實際的電路故障，為大家的優質生活服好務盡到責，以滿足社會進步發展的需求。這一切都需要專業人員以及非專業人員的共同努力來完成。

參考文獻

[1]孫春輝.淺談數字電路故障檢測方法與技巧[J].技術開發，2010，05（03）.

[2]呂俊霞.數字電路故障的基本檢測技術[J].檢測與制作，2009，11（09）.

[1]郭希維，蘇群星，谷宏強.數字電路測試中的關鍵技術研究[J].科學技術與工程，2008.

篇8

對課程學時進行大幅度削減，保留了電路和模擬電子技術中必要的基本理論、基本知識和基本技能，同時刪除了與后續計算機和軟件工程專業關系不大的知識內容。例如，刪除了電路部分的網絡函數、二端口網絡及信號與系統的相關內容等，為計算機及軟件專業學習后續課程以及從事與專業有關的工程技術工作打下基礎。計算機相關新技術日新月異，發展速度極快，這樣的改革不僅為計算機類相關專業后續的專業課程提供課時空間，更重要的是提供了學生在校期間學習最新技術，培養創新能力的機會。

課程改革不能矯枉過正

經過課程改革，《電路電子技術》課程在計算機軟件專業應用了6年后，在2010—2011學年軟件專業從本身的專業方向考慮，取消了《電路電子技術》課程，而其后續課程《數字邏輯》予以保留，筆者對此表示質疑。下面從幾個方面表述觀點：

1軟件技術人才的局限

軟件工程是指開發、操作和維護軟件系統的規范和可度量的方法，由于軟件工程專業重點是培養工程技術人才，不同學校的專業培養可以有不同的側重。因此，軟件工程專業的課程規劃應強調工程性、實用性和系統性。培養目標的不同，將導致各學院在基礎課程設置和實踐重點方面的側重點不同。《電路電子技術》課程強調的是電路與電子技術基礎，注定其理論性強，但它又是學生遇到的第一門介于科學類和工程類之間的課程，且有廣闊的工程應用背景，是學生從理論學習到工程應用的過渡，將為他們今后從事工程技術工作打下堅實的基礎。軟件工程專業的課程規劃一方面應強調工程性、技術性、系統性、實用性、復合型和綜合性，另一方面也要充分強化基礎課程的學習。軟件工程學科發展迅速，從2011年起將其從計算機學科分離出來，成為一個一級學科，無論其發展過程如何，對于涉“電”專業而言，《電路原理》和《模擬電子技術》的基本理論是必不可少的專業技術基礎課程。

2課程設置缺乏系統性

《電路電子技術》曾經是計算機專業科學技術和軟件工程的共有理論基礎課，對計算機硬件的深入學習起著非常關鍵的作用，并且直接影響著后續課程的掌握，如《數字電子技術》、《計算機網絡》等。特別是軟件專業后續課程，如《數字邏輯》。數字邏輯是數字電路邏輯設計的簡稱，其內容是應用數字電路進行數字系統邏輯設計。電子數字計算機是由具有各種邏輯功能的邏輯部件組成，這些邏輯部件按其結構可分為組合邏輯電路和時序邏輯電路。組合邏輯電路是由與門、或門和非門等門電路組合形成的邏輯電路；時序邏輯電路是由觸發器和門電路組成的具有記憶能力的邏輯電路。有了組合邏輯電路和時序邏輯電路，再進行合理的設計和安排，就可以表示和實現邏輯代數的基本運算。而現代數字電路又是建立在晶體管基礎上的，所以《模擬電路》就成了《數字電路》的根基。模擬電子技術是一門研究對模擬信號進行處理的模擬電路的學科，它以半導體二極管、半導體三極管和場效應管為關鍵電子器件，包括功率放大電路、運算放大電路、反饋放大電路、信號運算與處理電路、信號產生電路、電源穩壓電路等研究方向。《模擬電子技術》的基礎又是《電路原理》，《電路原理》是電子信息類專業的必修課，是以分析電路中的電磁現象，研究電路的基本規律及電路的分析方法為主要內容。電路分析是在電路給定參數已知的條件下，通過求解電路中的電壓、電流而了解電網絡具有的特性。

在《數字邏輯》課程講解中，其內容滲透著電路和模擬電子的知識，例如，對數字邏輯中邏輯代數的講解，邏輯“0”和邏輯“1”的電路實現，是有具體的電位定義的，由三極管搭接的非門電路是要通過電路計算才能確定電路參數及正確的工作狀態。因此，沒有《電路理論》的基礎根本不懂電位的概念，當然更不會進行相關的電路計算，沒有《模擬電子技術》的基礎，就不懂三極管，當然也不會懂三極管的開關特性，沒有之前電路和電子知識的鋪墊，學生對該課程知識的理解和接受能力明顯受到影響。所以，《電路原理》和《模擬電子技術》對《數字邏輯》的重要性是不言而喻的，《電路原理》、《模擬電路》以及《數字電路》，應該是一系列不可分離的、完整的知識體系。

對學生就業的影響

當今社會科技發展迅猛，本科畢業生就業壓力加大，就業形勢不容樂觀。大眾化高等教育的結果之一就是畢業生劇增，就業分配會愈來愈難。學生必須全面提高自身的綜合素質，才能在社會激烈的競爭中立于不敗之地，這就要求我們堅持和加強素質教育。教學內容的改革最終必須要體現在以社會需求為指導確定教學內容，注重理論和實踐緊密結合，強調能力培養，注重教材內容的基礎性和科學性。對于應用型本科院校，應加強工程應用教學，軟件工程專業的教育目標定位于面向軟件產業培養高素質的工程型軟件實用人才。圍繞這一定位，軟件工程專業的高等教育應該圍繞大型軟件開發過程中的工程方法、關鍵技術和相關工具展開。在很多工程環境下，軟件工程畢業生，需要同時掌握必要的硬件基礎知識，才能對整個工程放眼全局，而《電路原理》和《模擬電子技術》是所有硬件知識的基礎課。

篇9

【關鍵詞】Multisim;血型匹配器;數據選擇器;門電路

Multisim是由加拿大IIT公司推出的大型設計工具軟件。它不僅提供了電路原理圖輸入和硬件描述語言模型輸入的接口和比較全面的仿真分析功能，同時還提供了一個龐大的元、器件模型庫和一整套虛擬儀表。與傳統的電路設計相比，利用Multisim設計電路可以隨時調整元器件參數以達到預期的要求，從而能降低電路設計成本，縮短設計周期，提高設計效率。

本文中作者提出用基本邏輯門電路：與非門、或門和數據選擇器兩種方法設計血型匹配器，并用Multisim10來進行設計與驗證。

1.血型匹配檢測血型的邏輯描述

本設計任務是設計一個血型匹配檢測器。人的血型有A、B、AB、O四種，輸血時輸血者的血型與受血者的血型必須符合圖1中用箭頭指示的授受關系。

圖1 血型匹配關系

Fig1 Blood matching relations

先用AB代表輸血者的血型（00為A型血、01為B型血、10為AB型血、11為O型血），CD代表受血者的血型（00為A型血、01為B型血、10為AB型血、11為O型血），Y為輸出（0為不匹配、1為匹配），那么可以列出輸血、受血血型是否匹配的真值表，如表2所示：

表1 血型匹配真值表

Tab.1 The Truth Table of blood matching relations

2.運用Multisim進行組合邏輯電路的設計

組合邏輯電路設計的一般步驟為：⑴進行邏輯抽象：根據設計要求確定輸入與輸出邏輯變量的物理意義;（2）寫出邏輯真值表，找到輸出與輸入的全部對應關系;（3）寫出邏輯式并化簡;（4）畫出邏輯圖;（5）采用相應的邏輯器件進行布線。下面用兩種方法進行設計：

2.1 用基本邏輯門電路實現

運行Multisim，在用戶界面的左側的虛擬儀表工具欄中找到邏輯轉換器，在邏輯轉換器上選用A、B、C、D四個輸入，并在輸出端輸入相對應的血型匹配結果。如圖2所示：

圖2 邏輯函數

Fig2 Logical Functions

根據真值表可以寫出邏輯表達式：

（1）

圖3 邏輯式化簡結果

Fig3 The Simplification results of the logical functions

利用邏輯轉換器操作窗口的化簡按鈕，可在邏輯轉換器窗口的最下端得到化簡的結果：

（2）

同理可以利用邏輯轉換器設計組合邏輯電路圖如圖4所示：

圖4 基于門電路的組合邏輯電路

Fig4 Combination logic circuit based on the gate circuit

2.2 用數據選擇器來實現血型匹配器

數據選擇器可以根據地址輸入端的二進制信號，對輸入端信號進行選擇。八選一數據選擇器74HC151是集成的有三個地址輸入端A2、A1、A0，八個數據輸入端D0～D7的中規模組合邏輯電路。74HC151數據選擇器的功能可以用邏輯函數表示為：

（3）

根據公式（1）將AA2 BA1 CA0

因此邏輯式可以表示為：

（4）

故：

（5）

這樣只要將數據選擇器的輸入端進行適當的設置便可以實現電路功能。運行Multisim，在Multisim的COMS集成電路器件庫中找出74HC151、74HC04、VDD和接地符號，并連接電路如圖5：

圖5 基于數據選擇器的組合邏輯電路

Fig5 Combination logic circuit based on the data selector

圖中～G為控制端，低電平有效，將選擇信號A、B、C（即A2、A1、A0）分別接（2）式中的前三個變量，將表達式中的第四個變量接到數據選擇器的輸入端，具體如上，這樣在數據選擇器的輸出端Y端就可以得到血型匹配的結果了。用Multisim來驗證邏輯功能，經過邏輯轉換功能，可以得到與圖2一樣的邏輯真值表，可見用數據選擇器也能夠實現血型匹配器的功能。

3.總結

如上所述，運用Multisim可以很方便地進行數字電路的設計，基本邏輯門電路和數據選擇器均可以很好地實現血型匹配器，經Multisim中的邏輯轉換器驗證，兩種方法的最終邏輯功能相同，而用數據選擇器能更加簡潔地完成電路功能。通過設計實例可以看出，利用Multisim進行數字電路設計可以極大地提高設計效率，節約實驗器材，顯示結果直觀。Multisim將成為為今后的電子電路設計和開發人員得力助手。

參考文獻

[1]閻石.數字電子技術[M].北京：高等教育出版社，2009.

[2]程勇.實例講解Multisim 10電路仿真[M].北京：人民郵電出版社，2010.

[3]王毓銀.數字電路邏輯設計[M].北京：高等教育出版社，2002.

[4]王衛平.數字電子技術實踐[M].大連：大連理工大學出版社，2009

[5]劉.實用電工電子技術基礎[M].北京：中國鐵道出版社，2010.

[6]鄒海勇.基于Multisim的計數器設計與仿真[J].赤峰學院學報，2012（2）：176-177.

[7]段永霞等.Multisim的彩燈控制系統的設計與仿真[J].安徽電子信息職業技術學院學報，2010，48（9）：30-31.

[8]潘松.EDA技術實用教程[M].北京：科學出版社，2010.

[9]任駿原等.數字電子技術實驗[M].沈陽：東北大學出版社，2010.

篇10

（西安郵電大學電子工程學院，陜西西安710121）

摘要：為了高效地利用Verilog HDL語言中always行為建模語句設計集成電路，采用比較和舉例論證的方法，總結出always語句中事件控制敏感信號對設計仿真的影響。always語句中敏感信號分為時鐘邊沿信號和電平信號，對于敏感信號為時鐘邊沿信號，仿真結果直觀簡單；但是對于敏感信號為電平信號，敏感信號必須是所有的輸入和判斷語句的信號，否則仿真結果不確定。

關鍵詞 ：Verilog HDL；always語句；敏感信號；時鐘邊沿信號；時鐘電平信號

中圖分類號：TN911.6?34；TP312 文獻標識碼：A 文章編號：1004?373X（2015）15?0032?03

收稿日期：2015?02?26

基金項目：陜西省教育廳專項科研基金（2013JK0626）；西安郵電大學青年教師科研基金資助項目（101?1215；101?0473）

0 引言

硬件描述語言（Hardware Description Language，HDL）是一種用形式化方法來描述數字電路和系統的語言。Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的，兩種HDL 均為IEEE 標準。但是Veriolg 語言的很多規定與C語言相似，代碼簡單，有大量支持仿真的語句與可綜合語句，對于初學者設計簡單的數字系統，更容易學習和掌握[1]。所以，Verilog HDL語言在大規模集成電路和現場可編程門陣列設計中得到了廣泛的應用[2?4]。

在集成電路設計中，Verilog語言中的always語句經常用來描述時序邏輯電路和組合電路。always語句是一種結構化的過程語句，是行為級建模的基本語句，它的語句格式為：always@（敏感事件列表），敏感事件可以是時鐘邊沿信號也可以是電平信號，分別對應時序邏輯電路和組合邏輯電路[5]。敏感事件列表中可以包含多個敏感事件，只要所列舉的任意一種情況發生，都將激活事件控制，各個敏感事件之間是“或”的關系；但不可以同時包括電平敏感事件和邊沿敏感事件，也不可以同時包括同一個信號的上升沿和下降沿，這兩個事件可以合并為一個電平敏感事件。而且，按照語法要求，在always塊中只能給寄存器變量賦值。

在實際應用中，敏感信號為時鐘邊沿信號，仿真綜合結果一般正確。但是當敏感信號為電平信號時，情況就會變得復雜，仿真綜合結果會變得不確定。文獻[6]對always敏感信號與仿真結果的這種不確定性問題也進行了肯定，但是并沒有進一步的分析。本文對always語句中的事件控制敏感信號出現的各種情況進行對比探討，發掘always語句中敏感信號分別為時鐘邊沿信號和電平信號的差異，并通過仿真圖形去驗證。

1 敏感信號為時鐘邊沿信號

Always語句中的敏感信號如果為時鐘邊沿敏感事件，一般用來表示時序邏輯電路，時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決于當時的輸入信號，而且還取決于電路原來的狀態，或者說，還與之前的輸入有關。從電路行為上講，不管輸入如何變化，僅當時鐘的沿（上升沿或下降沿）到達時，才有可能使輸出發生變化[7]。這里以經常用到的D觸發器為例，其仿真圖如圖1所示。

上面所述的D 觸發器，賦值語句為q<=a|b，等式右端為wire型變量。再舉個多敏感信號的時序邏輯電路的例子，比如帶有清零端的16 分頻，其仿真圖如圖2所示。

只要在always塊的敏感信號表中定義有效的時鐘沿，敏感詞的作用立竿見影，然后使用過程賦值語句對信號賦值，就可以實現時序邏輯電路。

2 敏感信號為電平信號

always語句中的敏感信號如果為電平敏感事件，一般用來表示組合邏輯電路，組合邏輯電路的特點是輸出信號只是當前時刻輸入信號的函數，與其他時刻的輸入狀態無關，無存儲電路。從電路行為上看，其特征就是輸出信號的變化僅僅與輸入信號的電平有關，不涉及對信號跳變沿的處理[8]。always電平敏感信號列表，必須將所有的輸入信號和條件判斷信號都列在信號列表中。有時不完整的信號列表會造成不同的仿真和綜合結果，因此需要保證敏感信號的完備性。在實際的PLD 器件開發中，EDA 工具都會默認將所有的輸入信號和條件判斷語句作為觸發信號，增減敏感信號列表中的信號不會對最終的執行結果產生影響，因此如果期望在設計中通過修改敏感信號來得到不同的邏輯，是不能實現的，這也是經常犯錯的地方，這是因為仿真器在工作時不會自動補充敏感信號表。如果缺少信號，則無法觸發和該信號相關的仿真進程，也就得不到正確的仿真結果。這里以一個2?4譯碼器為例，其仿真圖如圖3所示。

如果想用一個敏感信號來控制邏輯變化，比如當enable信號的電平發生變化時，再去譯碼，程序如下，仿真圖如圖4所示。

由圖4 可以看出，這并不是所需的結果，這就是前面所說的，系統自動將所有的輸入作為了敏感信號。

因此，在應用always塊語句表述組合邏輯電路時，一定要注意敏感信號的完整性，要求觸發為所有內部用到的信號，可以用always@（*），此時，綜合工具和仿真工具會自動將所有的敏感信號自動加入敏感信號列表。

前面已經提到過always敏感信號不可以同時包括同一個信號的上升沿和下降沿，這兩個事件可以合并為一個電平敏感事件。在設計中，一些初學的設計者經常在時鐘的上升沿和下降沿都進行計數器加1，以為這樣能實現倍頻，仿真結果如圖5所示。

從圖5中可以發現并沒有出現想要的結果，而是呈現出了高阻態。將直接加1運算改為直接的賦值語句，程序如下，仿真結果如圖6所示。

從圖6中可以看出，cnt8這個變量存儲的是最后一次賦值，這時當always敏感信號為電平信號，系統默認為組合邏輯電路，雖然將信號定義為reg 型，但只是為了滿足always 模塊中的信號必須定義為reg 型的語法要求，最終的實現結果中并沒有寄存器，在圖5中出現高阻態，因為cnt8=cnt8+1是計數器，是時序邏輯電路。

3 結論

本文對Verilog語言中always塊語句中的敏感信號進行了對比探討，得到如下結論：

（1）如果敏感信號是時鐘邊沿觸發信號，表示的是時序邏輯電路，而且在描述時序電路的always 塊中的reg型信號都會被綜合成寄存器，而且時序邏輯的敏感信號列表只需要加入所用的時鐘觸發沿即可。

（2）如果敏感信號是電平觸發信號，表示的是組合邏輯電路，這里一定要注意敏感信號的完整性，即所有的輸入和判斷語句的信號都要加為敏感信號，否則，得不到想要的設計結果。

（3）在組合邏輯電路描述中，將信號定義為reg型，只是為了滿足always模塊中的信號必須定義為reg 型的語法要求，最終實現結果中并沒有寄存器。

參考文獻

[1] PALNITTKAR S.Verilog HDL 數字設計與綜合[M].夏宇聞，胡燕祥，刁嵐松，譯.2版.北京：電子工業出版社，2009.

[2] 孫繼榮，李志蜀，王莉，等.程序切片技術在軟件測試中的應用[J].計算機應用研究，2007，24（5）：210?213.

[3] 寧佐林，邱智亮.PCI橋接IP Core 的Verilog HDL 實現[J].電子科技，2006，19（4）：43?46.

[4] 趙東，耿衛東，吳春亞，等.用FPGA 實現OLED 灰度級顯示[J].光電子? 激光，2002，13（6）：554?558.

[5] 羅杰.Verilog HDL與數字ASIC設計基礎[M].武漢：華中科技大學出版社，2008．

[6] PADMANABHAN T R，SUNDARI B B T. Design through Verilog HDL [M]. New York：John Wiley & Sons，2013.

[7] CILETTI M D. Advanced digital design with the Verilog HDL [M]. 2nd ed. Beijing：Electronic Industry Press，2010.