導語：如何才能寫好一篇數字電路設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：數字電路；抗干擾技術；主要因素；主要方法

數字電路的開發過程中必定會接觸到各式各樣的干擾因素，其中主要是受到硬件干擾。因此，在解決方法上主要采用的是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力，使用軟件降低對數字電路的干擾，對數字電路進行一定的補救，從而使得數字電路能夠正常運行，推動數字電路設計技術的進步。

1數字電路設計中形成干擾的主要因素分析

在數字電路設計中，形成干擾的主要因素有3個：干擾源、傳播路徑和敏感器件。干擾源是指在電路中確定會產生一定干擾的元件、設備或者是信號。在實際操作過程中，雷電、電機和繼電器等都可能成為干擾源，對電路形成巨大的干擾，并且在某些數字電路中是無法被去掉的。傳播路徑干擾是指在干擾源傳播到敏感器件的通路或者是媒介遭到一定的干擾。傳播路徑的干擾通常難以控制，干擾性會隨著傳播路徑的增加而有所增加。在實際操作過程中，空間的輻射、信號線等都會干擾傳播路徑。敏感器件是指某些容易擾的對象，包括單個設備或者分系統等，為了功能的需要，某些敏感器件的干擾是不可去除的。在實際操作過程中，主要指信號放大器、數字IC等。

2數字電路設計中抗干擾的主要方法分析

在數字電路設計中使用的抗干擾技術主要是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力等方法。同時，在某些硬件設施難以達到的時候采用軟件方法進行數字電路防干擾，最大化地減少干擾項目對數字電路的干擾，保證數字電路在使用過程中的安全，確保數字電路的正常運行。

2.1對干擾源進行主動抑制

抑制干擾源是抗干擾技術的主要方針，通過盡可能地減小干擾源受到的干擾，實現抑制干擾的作用。對干擾源進行主動抑制，主要是通過在干擾源兩端并聯電容和在干擾源回路串聯電感或電阻以及增加續流二極管。首先，為繼電器線圈增加續流二極管，通過增加續流二極管實現對干擾的消除作用。其次，為續電器接點兩端進行火花抑制電路的連接，以減小電火花對電路的影響。第三，為電機增加濾波電路，盡量使用減小引線的長度，增加電機的防干擾能力。第四，為電路板上的IC均接上一個高頻電容，減小IC對電源的影響。同時，在布線過程中，同樣要遵從使用較短引線的原則，以改善使用情況。第五，在實際布線過程中，應盡量采用直線布線，避免使用接近90度的折線。第六，為可控硅接上抑制電路，在防護可控硅的同時減小噪音干擾，對干擾源進行控制。

2.2對干擾傳播路徑進行選擇性切斷

傳播路徑型干擾主要分為傳導干擾和輻射干擾。傳導干擾就是指在數字電路中通過導線傳播到敏感器件時的干擾，主要辨別方式是通過導線。輻射干擾是指通過空間輻射傳播到敏感器件時的干擾，主要辨別方式是通過空間輻射。2種干擾方式不同，但是對數字電路的干擾影響效果都相對較大。對于傳播路徑干擾，主要采用切斷和隔離的方式進行控制。首先，考慮到電源對單片機的影響。一方面，要使用效用比較良好的電源，能夠在很大程度上解決干擾問題。另一方面，可以給電源增加濾波電路，最大限度地減小電源的影響。其次，在單片機的選擇上要選取干擾較小的接口，并注意做好隔離。第三，晶振和單片機之間的距離要盡量減小，通過良好的布線減小傳播路徑的干擾。第四，要注重對電路板進行合理的分區管理。在分區管理時應該盡量將干擾源和敏感器件分隔并達到一定的距離，保證整個電路系統的穩定。第五，將數字區和模擬區相隔離。在實際操作過程中，一定要注意使用地線將2個分區進行隔離，減小干擾。第六，大功率器件要使用獨立地線。對于功率較大的地線通過單獨接地，減小干擾。第七，在關鍵的接口要使用類似磁珠和濾波電路等必要的抗干擾器件。

2.3充分提高敏感器件的抗干擾能力

除了對干擾源進行主動抑制和對干擾傳播路徑進行選擇性切斷，還要充分提高敏感器件的抗干擾能力，從敏感器件方面盡量減小敏感器件對整個數字電路的干擾。第一，在布線的時候要盡量避免大面積進行回路環設計，通過縮短其面積來降低干擾。第二，在實際布線過程中，在電源線和地線的選取上以粗短為優，盡量降低干擾。第三，單片機中閑置的接口要在不改變系統邏輯的前提下做好接地或接電處理，盡可能避免懸空造成的干擾。第四，要使用好監控系統，保證單片機處于良好的工作狀態。第五，盡量選取低速的數字電路，但是要保證速度能夠滿足實際工作中的要求，確保實際工作的可行性。第六，IC器件應該盡量直接進行焊接工作，盡量避免選用某些連接插座，從而減少干擾，保障數字電路的實際可行性。

2.4使用軟件降低干擾

除了在硬件方面采取措施降低干擾，在抗干擾技術的使用上還要注重從軟件方面出發，比如利用數字濾波技術、輸入信號重復檢測技術、輸出端口數據刷新技術、軟件攔截技術以及“看門狗”技術來降低干擾。

數字濾波技術是指在軟件中對采集到的數據進行電磁兼容消除干擾的處理。一般來說，除了在硬件中對信號采取抗干擾措施之外，還要在軟件中進行數字濾波的處理，以進一步消除附加在數據中的各式各樣的干擾，使采集到的數據能夠真實地反映現場的工藝實際情況。數字濾波技術相對來說算法靈活，效果良好。

輸入信號重復檢測技術是指在輸入信號過程中存在著輸入干擾而又難以使用硬件進行抑制時，采用軟件重復檢測技術，從而最大限度地減少干擾。在重復檢測過程中，如果信號一直變化不定，在達到一定程度時，可以給出相應的報警信號。輸出端口數據刷新技術也是采用重復輸出的方式降低數據干擾。通過數據的重復輸出，從而使得正確信息能夠在不斷傳輸中跳過干擾。

軟件攔截技術通過對程序運行過程中的“亂飛”現象進行攔截，使得程序擺脫軟件程序的“死循環”，最終使得運行通過正常程序進行，保證了程序的有效性和穩定性。

“看門狗”技術是數字電路中的重要抗干擾技術。由于軟件攔截技術存在一定的局限性，對某些難以控制的程序“亂飛”現象無法正確地攔截，程序也就難以擺脫“死循環”。而通過“看門狗”，能夠對程序進行良好的監控。當程序受到干擾發生混亂時，由于程序邏輯已經受到了破壞，程序在混亂的情況下無法對“看門狗”進行設置，進而導致看門狗定時溢出，導致系統重新運行，擺脫癱瘓狀態，保持良好的系統運行。

篇2

關鍵詞：計算機高速數字電路技術 阻抗信號 設計技術

中圖分類號：TN79 文獻標識碼：A 文章編號：1007-9416（2015）11-0000-00

計算機高速數字電路設計技術的概念：高速數字電路就是高速變化信號在電路中所產生的電感、電熔等模擬特性的電路，計算機高速數字電路應用了先進的電子技術，而且是應用了先進的計算機技術，要促使計算機達到高速數字電路系統的運行處于平衡的理想狀態，就要對相關所以的電路參數經行不斷調整及優化。需要特別注意的是，在相關技術的設計過程中，要緊密的注意電路各元器件之間的搭配要合理，要正確，這樣才能有效果。

1 影響計算機高速數字電路設計技術的問題分析

1.1信號線間距離的問題

計算機高速數字電路設計技術目前的發展情況，是整個電子設計行業的驕傲，是這個領域的創新發展。這種技術促進了電子技術的蓬勃發展，計算機數字電路發展雖然很快但還存在很多問題，這個階段的計算機高速數字電路設計技術存在下面問題：例如，信號線間距離對計算機高速數字電路設計的影響，根據相關技術進行分析，隨著高速數字電路設計發展，印刷版電路密集度不斷增大，這樣一來就會忽視相關信號的現象，隨著時間的發展，我國要發展計算機高速數字設計技術，就要解決存在的信號線間距距離問題。

1.2傳輸線的問題

關于信號在傳輸線的問題，它的關進在于阻抗信號，在現在這個時期，計算機高速數字電路設計階段，在這個設計過程中發現在信號的傳輸過程中存在阻抗不匹配的現象，這種現象極大的影響著計算機高速數字設計技術的發展，它會給相關信號帶來破壞性的噪音，這些噪音會對信號的質量形成阻礙，導致信號的不完整，這樣就會給電源平面帶來相關的影響。1.3電源平面的問題

科技現代化時代下，利用先進的電子技術設計計算機高速數字化電路設計技術，根據相關技術的情況，這項技術得到了不斷的發展，在很多方面都有所應用。目前計算機高速數字電路設計過程中，電源平面相關影響原因分析發現，在電源平面間存在電阻和電感，它們之間要經過大量電路的輸出過程，這樣的過程中就會產生極大的瞬間電流，產生的極大電流會對整個電路產生較大的影響，將對高速數字電路地線和電源線電壓造成極大的影響，關于電源平面的問體，應針對問題完善技術。

2 計算機高速數字電路技術的研究分析

2.1完善設計保證信號的完整性

根據筆者對以上問題的分析，目前計算機高速數字電路設計技術中存在的問題要進行分析解決，針對阻抗不匹配的影響，對電路信號的完整性也造成的影響的情況，根據這個情況要對計算機高速數字電路技術進行完善設計，保證解決計算機高速數字電路信號的完整性。筆者從兩個方便分析：（1）研究關于在電路信號傳輸過程中，因為不同電路之間電路信號網的傳輸信號之間產生了干擾情況，也就是以上筆者提出的信號線間距干擾的問題。（2）研究分析計算機高速數字電路在運行的過程中，不同信號在傳輸的過程中，對電路信號網產生的干擾情況。研究發現會受到阻抗不相匹配的因素而影響到電路信號的傳輸效率情況，并且根據現階段計算機高速數字電路運行的過程中，阻抗很難控制的原因，發現經常會出現阻抗過大或過小的現象，這些現象都會對電路信號傳播的波形產生一定的干擾，所以影響信號的完整性。針對問題要對計算機高速數字電路設計技術進行改進，使系統一直處于過阻抗的情況，這樣就能保證電路設計不會受到阻抗不等的情況，這樣電路信息傳輸的完整性電源進行合理設計這樣就得到了解決。

2.2確保電路系統的可靠性

針對計算機高速數字電路系統的問題中，據分析受到電源平面間電阻和電感的影響，這種影響使電源運行過程中會出現過電壓的故障，嚴重影響到電路系統運行的可靠性。從兩個方面進行分析；（1）在實際中計算機高速數字電路系統運行的過程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對電源系統的影響，就必須對其采取降低的處理措施。（2）對現在電路系統電源才智的分析，現在很多情況是大面積銅質材料，根據相關系統來分析，這種材料達不到計算機高速數字電源的要求，這樣就會產生影響，所以該改正，把樓電容應用到電路中，這樣可以有效的避免或降低電源面電阻和電感對系統的影響，這樣就從根本上提高了電路系統運行的效率，保證了電路系統的可靠性。

3 結語

筆者自身的工作經驗，結合實際的工作實踐，在本文中對計算機高速數字電路設計技術進行了深入的分析，對目前文采問題進行了分析，針對問題對影響計算機高速數字電路設計技術的幾項因素進分析，也提出了相關改進辦法，針對計算機高速數字電路系統的運行效率等相關技術的發展提出自己的見解。

參考文獻

[1]廖傳柱.高速數字電路設計技術的發展研究[J].長春師范學院學報，2013年12期.

[2]陳國榮，沈長松，鄭寬涵.淺談高速數字電路設計中電源完整性[J].科技風，2012年12期.

篇3

【關鍵詞】高速數字；噪聲；電路設計；電子；研究

電子技術的快速發展，高速數字電路設計在電子設計領域中所占的比例逐漸增大，但隨之而來的是其電磁兼容、噪聲干擾問題也越來越突出。在高速系統中，高頻信號很容易由于輻射而產生干擾，高速變化的數字信號會產生反射、地彈、串擾、電磁干擾等問題，從而嚴重降低系統的性能，因此必須通過電路設計來加以解決。

一、高速數字電路的概念

高速數字電路主要是指由于信號的高速變化而使電路中的模擬特性，如電容、導線的電容、電感等發生作用的電路，通常認為，工作頻率超過50MHz的電路被稱為高速電路。但實際我們對高速電路的界定不是單就頻率高低而言，而是由信號的邊沿速度決定的，一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。

二、高速數字電路的噪聲干擾及控制

1.信號反射

高速電路中，由源端與負載端阻抗不匹配，會引起信號線上的反射，負載將一部分電壓反射回源端，造成干擾。同時，由于任何傳輸線上存在固有的電感和電容，信號在傳輸線上來回反射，會產生振鈴和環繞振蕩現象，導致信號電平的誤判斷，甚至對器件造成損壞。圖一所示為理想傳輸線模型，理想傳輸線L被內阻為R0的數字信號驅動源VS驅動，傳輸線的特性阻抗為Z0，負載阻抗為RL。負載端阻抗與傳輸線阻抗不匹配會在負載端(B點)反射一部分信號回源端(A點)，反射電壓信號的幅值由負載反射系數ρL決定：ρL=RL-Z0/RL+Z0；當從負載端反射回的電壓到達源端時，又將再次反射回負載端，形成二次反射波，此時反射電壓的幅值由源反射系數ρS決定：ρS=R0-Z0/R0+Z0。當負載端采用源端或終端的端接匹配，即當RL=Z0或R0=Z0時，ρL、ρS為0，可有效消除反射。

根據以上原理，傳輸線的端接通常采用兩種策略：源端串行端接匹配（見圖二）、負載端并行端接匹配（見圖三）。兩種端接策略各有其優缺點，不過由于串行端接只需要在信號源端串入一個電阻，消耗功率小而且易于實現，所以被廣泛采用。串行端接時，串聯終端匹配電阻值與驅動器的輸出阻抗之和，應與傳輸線的特征阻抗相等。實際的驅動器在信號的電平發生變化時，輸出阻抗可能不同。比如電源電壓為＋4.5V的CMOS驅動器，在低電平時典型的輸出阻抗為37Ω，在高電平時典型的輸出阻抗為45Ω。TTL驅動器和CMOS驅動一樣，其輸出阻抗會隨信號的電平大小變化而變化，因此不能十分精確匹配電阻，只能近似匹配。

另外，信號傳輸線布線時，為保證信號的連續性，減少信號反射，最好采用全直線布線，如必須彎折則應避免直角走線，轉彎處應設計成45度角或圓弧形。如圖四a最容易出現信號不連續的問題。圖b、c所示的方式，可以保證信號的連續性。

2.同步切換噪聲和地彈噪聲

由于器件內部的接地引腳與地平面之間存在引線電感(寄生電感)，所以理論上當每個信號翻轉時所帶來的電流的變化都會通過器件的寄生電感影響到地線。如多個集成電路內部驅動器同時轉換時就會在地線中產生較大的噪聲，即同步切換噪聲（SSN）。輸出驅動電流越大，噪聲的幅度也越大，如圖五所示。

同時由于芯片封裝電感的存在，導致同步切換過程中形成大電流涌動，引起地平面的反彈噪聲，簡稱地彈。

為在高速PCB電路設計中減小SSN和地彈的影響，可采取一些基本措施，如降低輸出翻轉速度；采用分離的專門參考地；降低系統供給電源的電感，使用單獨的電源層，并讓電源層和地平面盡量接近；降低芯片封裝中電源和地引腳的電感，比如增加電源和地的引腳數目，減短引線長度，盡可能采用大面積鋪銅；讓電源和地的引腳成對分布并盡量靠近，以增加電源和地的互感；給電源增加退耦電容，并盡量靠近元件的地引腳，給高頻的瞬變交流信號提供低電感的旁路等。

3.串擾

串擾是指當信號在傳輸線上傳播時，同一PCB板上的兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。其主要反映在：串擾電壓的大小與兩線的間距成反比，與兩線的平行長度成正比。隨著干擾源信號頻率的增加，擾對象上的串擾幅值也隨之增加。信號的上升／下降時間或邊沿變化對串擾的影響更大，邊沿變化越快，串擾越大。另外，傳輸線與地平面的距離對串擾的影響很大。對于同一布線結構，當電介質層的厚度增加一倍時，串擾明顯加大。

因此，在高速PCB板的布局布線中，可以注意以下方面，從而達到減小串擾的目的：(1)條件許可時盡量加大線間距，減小線平行長度。在相鄰的兩個層走線的方向務必相互垂直。(2)在確保信號時序的情況下，盡可能選擇上升沿和下降沿速度更慢的器件。(3)在設計走線時，應該盡量使導體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合，減少對相鄰信號線的干擾。(4)在串擾較嚴重的兩條信號線之間插入一條地線，可以減小兩條信號線間的耦合，進而減小串擾。(5)在同一傳輸線的布線過程中，盡量減少過孔的使用，避免對傳輸線的特征阻抗產生較大影響。(6)盡量減小傳輸線的連線長度，如果不能縮短信號線長度時，應采用差分信號傳輸，如ECL、PECL、LVDS等。差分信號有很強的抗共模干擾能力，能大大延長傳輸距離。

4.電磁干擾

電磁干擾主要分為傳導干擾和輻射干擾兩大類，因此在電路設計中需考慮切斷干擾源的產生源頭和傳播路徑，使電子設備符合電磁兼容性的要求。

在布線之前，必須注意各部分電路在PCB板上的合理布局。對于電源電路、低端的模擬電路、高端的高速數字電路以及其他產生噪聲的電路等，應根據不同性質進行有效的物理隔離或屏蔽等措施來實現消除或減少子系統之間的噪聲干擾。

如圖六中，圖a放置時鐘和數據轉換器在電源、高速邏輯電路、I/O端口電路等噪聲器件的附近，噪聲將會耦合到敏感電路并降低它們的性能。圖b做了有效的電路隔離，將有利于系統設計的信號完整性。

另外，必須減小電流回路，盡可能縮短高頻元器件之間的連線，包括管腳的引線越短越好。輸入和輸出元件應盡量遠離。按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。在PCB板的各個關鍵部位配置適當的退耦電容，每個集成電路塊的附近應設置至少一個高頻退耦電容，退耦電容盡量靠近器件的電源。

三、對高速數字電路進行設計仿真

在成形的PCB板上如發現高速數字電路有干擾導致信號完整性問題，解決起來會十分麻煩。所以我們一般要借助于仿真軟件。在設計早期和設計期間進行信號完整性、串擾和電磁兼容性等進行仿真，可以對PCB布線產生指導性意見，對于效果不好的設計可以分析原因，加以改進，在仿真沒有問題后再實際加工。

對高速電路的設計仿真，首先要建立起元器件的仿真模型，然后進行假設性仿真來確定布線過程中需要的參數設置和條件，接下來在實際布線過程中隨時通過線仿真檢查布線的效果，最后在布線基本完成之后進行板級仿真來檢查系統工作的性能。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。

四、結束語

隨著高速數字電路的快速發展，對信號的完整性及電磁兼容等問題提出了更高要求，這就需要電路設計者依據一定的準則進行分析和設計，并通過仿真軟件進行測試，完善各類影響信號完整性的問題，使設計達到高速信號傳輸的要求。

參考文獻

[1]胡懷湘.計算機高速數字電路設計技術[J].計算機工程與應用,2003,39(17)128-132.

[2]李琳琳.高速數字電路設計與信號完整性分析[D].西安電子科技大學,2009.

[3]周堃.高速數字電路設計研究[J].航空計算技術,2003,33(2):127-128.

篇4

利用硬件描述語言VHDL，數字電路系統可從系統行為級、寄存器傳輸級和門級三個不同層次進行設計，即上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后，利用EDA工具，逐層進行仿真驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接著，再用專用集成電路（ASIC）或現場可編程門陣列（FPGA）自動布局布線工具，把網表轉換為要實現的具體電路布線結構。目前，這種高層次設計的方法已被廣泛采用。據統計，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進行設計。VHDL的應用已成為當今以及未來EDA解決方案的核心，而且是復雜數字系統設計的核心。

一、VHDL的特點

VHDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統行為級、寄存器傳輸級和邏輯門級三個不同層次的設計，支持結構、數據流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強，因此在實際應用中越來越廣泛。VHDL的主要特點有：

1.功能強大。與其他的硬件描述語言相比，VHDL具有更強的描述能力和語言結構，可以用簡潔的源代碼描述復雜的邏輯控制。它具有多層次的設計描述功能，層層細化，最后直接生成電路級描述。

2.系統硬件描述能力強。VHDL具有豐富的數據類型，豐富的仿真語句和庫函數，在任何大系統的設計早期就能查驗設計系統功能的可行性，隨時可對設計進行仿真模擬。

3.設計與工藝無關。用VHDL進行硬件電路設計時，并不需要首先考慮選擇完成設計的器件。VHDL的硬件描述與具體的工藝和硬件結構無關，因此VHDL設計程序的硬件實現目標器件有廣闊的選擇范圍。

4.設計方法靈活，易于修改。VHDL語言標準、規范，大多數EDA工具都支持VHDL。在硬件設計過程中，用VHDL語言編寫的源程序便于管理，VHDL易讀、結構模塊化，方便修改、交流和保存。

5.支持廣泛，移植能力強。VHDL是一個標準語言，在電子設計領域，為眾多的EDA工具支持，因此移植能力好。

二、VHDL的結構和設計方法

1.VHDL的基本結構

VHDL的結構模型包括五個部分：實體、結構體、配置、程序包、庫。前四種可分別編譯，編譯后放入庫中，以備上層模塊調用。

（1）實體定義了器件的輸入輸出端口，設計實體是VHDL的基本單元，可以表示整個系統、一塊電路板、一個芯片或一個門電路。

（2）結構體定義實體的實現，即描述系統內部的結構和行為。

（3）配置用于從庫中選取所需單元來組成系統設計的不同版本，為實體選定某個特定的結構體。

（4）程序包存放各設計模塊都能共享的數據類型、常數和子程序等。

（5）庫用來存放編譯結果，包括實體、結構體、配置、程序包。

2.VHDL的設計方法

VHDL將層次化的設計方法引入到硬件描述中，自上向下的設計是從系統級開始，將整個系統劃分為子模塊，然后對這些子模塊再進行進一步的劃分，直到可以直接用庫中的元件來實現為止。在設計方法上，將傳統的“電路設計硬件搭試調試焊接”模式轉變為“功能設計軟件模擬仿真下載”方式。數字系統的設計采用自頂向下的方法，最頂層電路設計是指系統的整體要求，最下層是指具體邏輯電路的實現。一般的電子系統設計可分為兩個階段，第一階段是系統的邏輯設計和仿真，得出的是門級電路的原理圖或網表；第二階段設計如印刷電路板的布局布線，集成電路的版圖設計等，得出的是最終的物理設計。

三、VHDL的應用實例

筆者以Max＋plusⅡ軟件作為平臺的一個空調機控制器的設計為例，談談VHDL在數字電路設計中的具體應用。

實現一個控制器，常用有限狀態機方法實現。傳統的設計方法主要包括5個過程：確定原始狀態圖，狀態簡化，狀態編碼，觸發器類型的選擇及控制邏輯方程和輸出方程的確定，畫出電路原理圖。采用這種方法設計復雜狀態機將會十分繁雜。

利用VHDL來設計有限狀態機，可以充分發揮硬件描述語言的抽象能力，進行功能描述，而具體的邏輯化簡和電路設計可由計算機自動完成，從而提高了設計的工作效率，并且條理清晰，修改起來也更方便，所以很適合復雜時序電路的設計。應用VHDL設計狀態機的步驟如下：第一，根據系統要求確定狀態數量、狀態轉移的條件和各狀態輸出信號的賦值，并畫出狀態轉移圖；第二，按照狀態轉移圖編寫有限狀態機的VHDL程序；第三，利用EDA工具進行功能仿真驗證；第四，編程下載。

空調機控制器的設計。它的兩個輸入來自溫度傳感器，用于監測室內溫度。如果室內溫度正常，則temp-high和temp-low均為‘0’；如果室內溫度過高，則temp-high為‘1’，temp-low為‘0’；如果室內溫度過低，則temp-high為‘0’，temp-low為‘1’。根據temp-high和temp-low的值來決定當前的工作狀態，并給出相應的制冷和制熱輸出信號。

按照繪制好的狀態轉移圖編寫VHDL程序，編程中采用case語句來描述狀態的改變，它具有直觀、條理清晰及易于修改等特點。也可以采用不同進程來實現狀態的改變，所以編程方法多種。

功能仿真。利用Max＋plusⅡ軟件工具對所編程序進行編譯、仿真。當temp-low為“1”，即溫度過低，則heat為“1”（制熱）；當temp-high為“1”，即溫度過高，則cool為“1”（制冷）。經綜合后的仿真分析表明，該方案是合理可行的。通過仿真后，即可編程下載。

四、使用VHDL應注意的一些問題

由于VHDL語言是描述硬件行為的，相對其它開發軟件的高級語言而言，在編程過程中有一些特殊性，所以經常會出現語法正確但無法綜合的問題。其原因多半因為編程者對硬件內部的工作原理了解不夠，寫出的代碼硬件無法實現。在此總結出一些應注意的問題：

篇5

關鍵字：EDA；時鐘；數字電路課程設計

中圖分類號：G642.41？搖 文獻標志碼：A？搖 文章編號：1674-9324（2014）04-0245-02

《數字電路》是高等院校電子信息類專業的重要專業基礎課，其課程設計是實踐教學環節的重要組成部分，它給學生提供了理論聯系實際、加深認識、開拓思維的機會。隨著計算機技術和電子技術的不斷發展，傳統的數字電路課程設計方式在很多方面落后于現代教育形式的發展，成為現代化教育和培養創新人才的阻力。進入21世紀后，EDA技術得到了長足的發展，在數字電路課程設計中引入EDA技術的新教學模式成為必然趨勢。本文結合實際教學工作，舉例闡述了基于EDA技術的數字電路課程設計的實現方法，實踐證明其對提高課程設計的教學質量和培養創新型人才都有重要作用。

一、數字電路課程設計中引入EDA技術的必要性

數字電路課程設計中要求學生運用電子技術課程中有關的理論知識和實驗方法完成一些綜合性較強的設計課題。目前在數字電路課程設計教學中，有些院校仍然采用74系列固定功能標準芯片來實現設計功能。在了解課題原理和熟悉標準芯片功能的基礎上，“自底而上”地設計數字系統。當設計的數字電路系統比較復雜，需要多個集成芯片和大量連線時，就增加了設計電路板的難度和故障調試難度，延長設計周期，降低了學生的學習興趣，同時.常用中小規模集成芯片的大量重復使用也大大增加了設計成本。特別是隨著學生數量的劇增，由于教學經費的原因而無法提供足量的所需芯片，再加上實驗場地和實驗時間的制約，以及輔導教師的缺少等因素，使得課程設計題目受限制，設計方案雷同，缺少個性，設計過程枯燥，學生的綜合能力和創新能力的培養嚴重受到阻力，課程設計的教學目標不能很好的實現。因此在數字電路課程設計中引入EDA技術，改革傳統的課程設計方法已經成為一種趨勢。IspLever是Lattice公司最新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式，能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線，并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的Synplify綜合工具和Lattice的ispVM器件編程工具。IspLever軟件提供給開發者一個簡單而有力的工具，其界面友好，集成化程度高，是最易學、最易用的可編程邏輯器件開發軟件。利用它所配備的編輯、編譯、仿真、綜合、芯片編程等功能，可以完成數字電路從設計、檢查、模擬到下載的全過程。因此特別適合作為數字電路系統的設計和開發軟件。在系統可編程邏輯器件（In-System Programmable PLD，ISP-PLD）是90年代推出的新型的可編程邏輯器件，其最大特點是編程時既不需要使用編程器，也不需要將它從所在的系統板上取下，可以直接焊接在印刷電路板上，然后通過計算機的并口和專用的編程電纜對焊接在電路板上的ISP器件進行多次編程，對其邏輯功能進行修改，從而加快了數字系統的調試過程，提高了可靠性并避免對可編程器件造成機械損壞。PLD具有可重復使用、低投入、高性能、高密度、開發周期短等諸多優點，不需要任何投片費用。

二、EDA技術在數字電路課程設計中的應用實例

下面采用“自頂而下”層次化的設計方法，以DJ-E801型實驗開發系統和IspLever3.0EDA開發軟件設計時鐘為例，介紹基于EDA技術的數字電路系統設計的方法。運用此種方法進行課程設計時，需要先學習IspLever3.0軟件和Schematic的編程方法，掌握DJ-E801型實驗開發系統的使用。

1.設計要求。設計一個多功能數字鐘。系統能進行正常的時、分、秒計時功能，分別由6個數碼管顯示24小時、60分鐘、60秒鐘的計數器顯示；能利用實驗系統上的按鍵實現“校時”“校分”功能：（1）按下“SA”鍵時，計時器迅速遞增，并按24小時循環，計滿23小時后再回00。（2）按下“SB”鍵時，計分器迅速遞增，并按59分鐘循環，計滿59分鐘后再回00，但不向“時”進位。（3）按下“SC”鍵時，秒清零。（4）要求按下“SA”、“SB”或“SC”均不產生數字跳變（“SA″、“SB”、“SC”按鍵是有抖動的，必須對其消抖動處理）；能利用揚聲器做整點報時：（1）當計時到達59’50”時開始報時，在59’50”、52”、54”、56”、58”鳴叫，鳴叫聲頻可為lKHz；（2）到達59’60”時為最后一聲整點報時，整點報時是頻率可定為500Hz。

2.設計思路。本設計中采用“自頂向下”的層次化、模塊化的設計思路，將系統分為cdu24、cdu60、cdu60s、control等四個模塊，再將其在頂層連結起來，完成系統功能。

下面介紹各個模塊所完成的功能。cdu24在clk1的激勵下有24進制計數功能，sa=1時在clk2的激勵下快速24進制計數，能完成校時功能。cdu60在clk1的激勵下有60進制計數功能，ss=1時在clk2的激勵下快速60進制計數，但無進位，完成校分功能。cdu60s在clk1的激勵下有60進制計數功能，clr=1時秒清零即可。Control主要完成報警功能。

3.功能仿真。運行ispLEVER軟件，建立一個新工程，然后在該工程下新建schematic文件，輸入原理圖以clk.sch文件保存，設為頂層，進行編譯，對照設計要求查看仿真結果。電路仿真結果正確后，其硬件的實現是Lattice公司的CPLD芯片ispLSI1032E-70LJ-84下載實驗板。設置芯片屬性及引腳分配，執行編譯綜合后產生下載文件，將其在線下載到下載板，經過硬件驗證完全符合設計要求。

在上面的例子中，若采用傳統的74系列中小規模集成器件來實現，電路結構復雜很多，難以調試，幾乎是“紙上談兵”的設計，設計過程枯燥乏味。基于EDA的數字電路設計采用“自頂向下”的設計方法，具有便于層次式、結構化的設計思想，設計周期短，可以對每一層進行仿真驗證，設計電路錯誤可以在早期發現，提高了設計的正確性，邏輯綜合之前的設計工作與具體的實現工藝器件等無關。因此，設計的可移植性好。為了提高數字電路教學的質量，培養能適應電子技術發展趨勢的創新人才，將EDA技術引入數字電路課程設計中，不僅可以很好地鍛煉學生的綜合設計開發能力和動手能力，激發他們的學習興趣，還可以大大節約數字電路課程設計實驗的成本，提高設計效率。

參考文獻：

[1]林敏，方穎立.VHDL數字系統設計與高層次綜合[M].北京：電子工業出版社，2002.

[2]黃招娣，黃德昌.數字邏輯設計與EDA仿真實驗教學的實踐與探索[J].華東交通大學學報，2007，24（12）.

篇6

關鍵詞： 數字電路 首堂課 教學方案

近年來，為適應新的發展，教育領域提出了各種形式的教學改革，有固定套路，也鼓勵不拘于格，無論哪種方式，都必須建立有效的課堂。否則，再好的課程，也不能落實到學生頭上，一切的教學質量也都是空談。學生接受知識普遍習慣于一個完整的方式，據此，考慮通過典型生活實例子的引入，讓學生剛開始接觸《數字電路》課程，就對簡單數字電路框架有初步認識，以利于進一步學習。

1.課題引入

例：設舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴完全舉上的裁決由每一個裁判按一下自己面前的按鈕確定。只有當兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。

2.教師啟發引導

A、B、C：合格―3V―1， F ：合格―3V―燈亮―1

不合格―0V―0， 不合格―0V―燈滅―0

圖1

3.傳感器認識

上述問題圖1中，開關電源為傳感器部分。

傳感器是一種檢測裝置，能將感受到的信息，按一定規律變換成為電信號或其他所需形式的信息輸出，以滿足信息的傳輸、處理、存儲、顯示、記錄和控制等要求。當今進入信息時代，在利用信息的過程中，傳感器是獲取自然和生產領域中信息的主要途徑與手段。傳感器的特點包括：微型化、數字化、智能化、多功能化、系統化、網絡化。它是實現自動檢測和自動控制的首要環節。

此處，要向學生強調：任何非電量，都必須通過傳感器轉化成電量，然后才能用電路進行處理。傳感器是個統稱，它的類型很多。

4.表決電路研究

表決電路特點：表決速度快，有了它，如在“星光大道”等電視節目中，觀眾具有參與性。設裁判分別為變量A、B和C，表示成功與否的燈為F。表決電路既然是電路，那它就只認電壓，如圖1，圖中開關按鈕就

是傳感器，把非電量：裁判的合格與不合格判定轉化為電路認識的電量；表決電路既然是電路，電路輸出也是電量，驅動燈泡發光。

4.1列真值表

表決電路輸入通過開關按鈕取3V或0V，分別代表裁判合格、不合格；當然表決電路的實際輸出，也只能是電位了：高和低，我們亦可設為3V或0V，如圖1，3V時燈亮，0V時不亮，分別代表總的裁定：合格與不合格。現在的問題，就是找表決電路了。怎樣找出表決電路呢？方法：引入數學（在這里它是找表決電路的方法，我們稱之為數學工具）。由于引入了變量A、B和C及F（在電路中它們分別取3V或0V），為了理論分析方便，3V用1表示，0V用0表示，問題1：我們很容易列出下表，稱為真值表。真值表1：對于表決電路輸入量A、B和C，分別代表三個裁判員，①當運動員杠鈴完全舉起，動作完美，他們都會認為合格。②當運動員杠鈴完全沒舉起，他們都會認為不合格。③當運動員杠鈴似舉非舉，動作不完美，可能有的認為合格，有的認為不合格。合格取1，不合格取0，考慮所有情況，三個裁判共有八種組合的裁決，對于問題1，表決電路輸出量F，所有裁判員認為合格取1，否則取0。接下來，仔細觀察真值表1，我們可以找到F和A、B、C的關系，即F是A、B、C函數，亦即可以寫出表達示：F=f（ABC），但有條件，條件就是我們規定的與、或、非基本邏輯關系。（這里變量F和A、B、C取1、0就是為了引入函數，分析方便。）

真值表1

4.2與、或、非三種基本關系真值表及函數式的創建

4.2.1與基本關系真值表及函數式的創建

真值表2 已知真值表2 規定：F=A?B――稱為與邏輯的邏輯函數式

條件：真值表中四種情況都滿足

0=0?0 即：0?0=0

0=0?1 即：0?1=0

0=1?0 即：1?0=0

1=1?1 即：1?1=1

引入邏輯與運算概念及規則

4.2.2或基本關系真值表及函數式的創建

真值表3 已知真值表3 規定：F=A+B――稱為或邏輯的邏輯函數式

條件：真值表中四種情況都滿足

0=0+0 即：0+0 = 0

1=0+1 即：0+1 = 1

1=1+0 即：1+0 = 1

1=1+1 即：1+1 = 1

引入邏輯或運算概念及規則

4.2.3非基本關系真值表及函數式的創建

真值表4 已知真值表4 規定：F

引入邏輯非運算概念及規則

以上人為定義后，真值表跟表達式等效，它們是反映同一問題的兩種形式，實質一樣，表現方式不一樣而已。這是英國數學家布爾發明的，就此引入數學，稱布爾代數。

4.3寫出表達式

在邏輯代數中，任何一種邏輯關系（特點是所有變量只有兩種取值）都可以由與、或、非三種關系復合出來。只要寫出真值表就可寫出函數的與、或、非表達式，這樣，上述舉重裁決器可寫出（具體寫法后述課程中介紹）：

上述函數表達式由與、或、非三種基本關系復合而成，也就是我們把問題數學化了，對于實際情況，同一功能電路力求最簡，有了表達式，可方便化簡，這就是數學的魅力，即：數學是一種工具，解決問題的辦法、橋梁。得到最簡表達式，就可畫出電路圖了（具體作圖方法后述課程中介紹），完成電路設計。

5.結論

本次研究重點，以簡單生活實例，力求使學生對數字電路基本構成框架有所認識，明白各物理量的相互轉換，建立起解決實際問題的思想方法，真正領悟數學是解決實際問題的工具，為更好地學習后續課程打下基礎。以上只是自己多年教學的探索和感悟，希望與廣大同行一起探討，以期取得更好的教學效果。

參考文獻：

[1]丁德渝.電子技術基礎[M].北京：中國電力出版社，2011.

[2]童鈺.公用技術組合邏輯電路設計方法的初步探討[J].湖北師范學院學報（自然科學版），2005，25（1）.

篇7

關鍵詞：邊界掃描；MERGE；數字電路；故障診斷；自動測試系統；

引言

雷達，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰指揮員的“眼睛”，在維護國家安全及中發揮著舉足輕重的作用。但隨著數字電路設計及制造技術的發展，特別是CAD設計軟件的進步及完善，單一的測試方法如ICT(In－Circuit Test)測試、功能測試等已無法滿足新型雷達數字電路測試及故障診斷的要求，邊界掃描測試將成為今后雷達裝備數字電路故障診斷發展的主流技術。

基于對ICT測試、功能測試局限性的深入探討，以及對邊界掃描測試技術的研究與實踐，本文提出了“MERGE(組合)”邊界掃描測試模型的建立方法，并基于此方法，構建了數字電路便攜式自動測試系統，實現了對新型雷達數字電路的高速、準確的測試。系統具有硬件設備小巧、便攜，性能穩定、可靠，故障隔離率高等優點，適合于戰地級實時維修保障，是大型在線測試、功能測試平臺的有效補充，較好的解決了測試設備受制于人及戰時應急搶修等問題。

自動測試系統實現

“MERGE(組合)”測試模型的建立

IEEE 1149.1標準明確的規范了邊界掃描構建原理及相應的測試方法。在故障診斷過程中，可利用VLSI芯片自帶的邊界掃描結構及相關測試指令，有效的實現對VLSI芯片引腳固定型、開路、橋接等故障類型的檢測。但待測試的數字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的MERGE測試模型可通過已有的邊界掃描結構實現對非邊界掃描芯片的測試，能夠拓展邊界掃描的測試范圍，提高TPS的故障覆蓋率。

基于邊界掃描測試技術的基本原理，構建測試系統過程中創造性的提出了“MERGE”結構測試模型，基本思想如圖1所不。其中，B部分為待測數字電路BUT(Board Under Test)，A部分為獨立于BUT外的邊界掃描擴展卡，該擴展卡可看作是一塊符合IEEE 1149.1邊界掃描設計規范的數字電路。首先，集中將一個完整的數字電路BUT分為如下幾個部分：非邊界掃描芯片簇(U1)，邊界掃描芯片簇(U2)，混合芯片簇(U3)。在這里“簇”的概念即將多個器件統稱為一個“簇”，簇的范圍可以根據具體電路規模來進行劃分，可以小到單獨的一個IC或UUT(Unit UnderTest)，也可大到一個完整的BUT。

(1)MERGE非邊界掃描芯片簇(U1)：非邊界掃描芯片是整個BUT網絡中一個有序的子集，是具有特定功能的電路。在MERGE理念中，通過對非邊界掃描芯片簇建立單獨的功能模型，將其作為邊界掃描芯片間的一個中間級信號傳輸模型，MERGE到邊界掃描鏈路，結合EXTEST邊界掃描指令，通過Capture IR―Shift IRUpdate IRCapture DRshiftDRUpdate DR等相應操作，達到通過邊界掃描鏈路實現對非邊界掃描簇測試的目的。

(2)MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級的模擬電路)。MERGE的思路與(1)類似，模型的驗證可通過將一組確定的測試矢量集APPLY至MI(Model Input)，經過確定的時間延遲，通過在MO(Model Output)將采集到的響應信號與寄存器中存貯的期望值相比較的方法實現測試。

(3)MERGE BSEC(邊界掃描擴展卡)，通過BSEC實現對BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進行邊界掃描測試。測試時，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當作邊界掃描芯片簇，通過MERGE方法，將BUT、接口電路、邊界掃描擴展卡電路虛擬成為一個含邊界掃描芯片的BUT，具體實現與(1)、(2)類似。

測試系統硬件設計

為了減輕系統整機的重量，便于運輸及攜帶，本測試系統前端設備采用筆記本計算機作為主體來完成系統功能的實現和人機界面的交互，同時內配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS InterfacePod模塊。整個硬件設計的核心為BSEC、JTAG-Control-PCI-USB控制器及BSInterface Pod模塊。其系統硬件框圖如圖2所示。

邊界掃描擴展卡

MERGE邊界掃描擴展卡采用符合IEEE1149.1邊界掃描標準的可測試性設計方案，應用5片XILINX公司的XC95144芯片構建完整的從TDI至TDO的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用74ACQ244對信號進行緩沖及整形，以增強上游電路的扇出能力，同時整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式Eurocard結構形式的連接器，保證測試信號穩定、可靠。原理圖如圖3所示。

JTAG-Control-PCI-USB控制器

JTAG-Control-PCI-USB控制器是測試系統筆記本記算機與被測試單元(BUT)進行信號控制的主要部件，實現工控機并行控制指令和數據向符合邊界掃描測試協議的串行指令和數據的轉換。電路采用DSP+CPLD的電路設計模式，DSP芯片采用TI公司的TMS320LF2407A，運行速度可高達40MIPS、具有至少544字的在片雙訪問存儲器DARAM、2K大小的在片單訪問存儲器SARAM，32K的片內程序存儲器FLASH，CPLD選用ALTERA公司的MAX7000S系列的EPM71285，其集成度為600～5000可用門、有32～256個宏單元和36～155個用戶自定義I／O引腳、其3.3V的I／O電平與DSP芯片端口電平兼容、并可通過符合工業標準的I／O引腳JTAG接口實現在線編程及調試。JTAG-Control-PCI-USB控制器是PCI／IEEE 1149.1標準的主控單元，當與BSInterface Pod結合使用時，控制IEEE1149.1標準自適應測試總線及與之相適應的離散信號。同時，該控制器還可控制施加到測試總線上負責JTAG-Control-PCI-USB控

制器與BS Interface Pod進行通訊的低電壓差分信號(基于TIA／EIA-644及IEEE1596.3標準)。

BS Interface Pod模塊

BS Interface Pod模塊，作為測試輸入／輸出信號傳輸的中間級模塊，主要實現JTAG-Control-PCI-USB控制器與BUT之間測試通道的擴展和信號的同步與緩存。FPGA(Altera公司，EP20K160EBC365-1)是本電路設計的核心，其功能是將前級JTAG-Control-PCI-USB控制器發出的不同的控制信號轉換成UUT測試終端能夠識別的TAP控制信號，保證TDI、TCK、TMS、TRST準確施加到UUT的測試端，同時將采集到的TDO信號返回給測試前端控制模塊。74LVC125(Buffer)則用來完成信號暫存，輸出級的74LVC125還可增強信號的扇出能力。整個BS Interface Pod模塊采用抗EMI(電磁干擾)屏蔽封裝，前面板預留4個20Pin的JTAG控制端口，另外設計了一個電源指示燈，用于上電確認。

測試系統軟件設計

系統軟件在Windows XP環境下采用Visual C++6.0及National Instruments公司的LabWindows 6.0集成開發環境完成。Visual C++6.0能夠提供豐富的Windows程序開發功能，靈活性強、編程效率高；LabWindows 6.0提供了多種接口協議、豐富的控件及儀器驅動程序，其支持虛擬儀器技術的特性是其它開發環境無法比擬的，同時它提供了豐富的軟件包接口，為軟件開發提供了極大的方便。

軟件設計采取了軟件模塊化及自頂向下的設計原則，首先根據MERGE原則劃分電路模塊，將測試程序分割成不同的測試模塊，其次采用宏的方式構建標準的測試模塊并優化模塊接口，然后將其它待測模塊與該模塊接口進行有效鏈接，再分別進行編譯及調試，最后一起進行合并構建完整的測試體。在開發過程中，將該軟件分為若干模塊不但減少了軟件的工作量，而且對于函數的公共部分進行了類的封裝，提高了模塊的復用性，同時提高了軟件本身的可測試性。系統軟件流程如圖4所示。

測試優化

為減少ATE在故障診斷中誤判的概率，系統采用加權偽隨機向量關系生成、插入間隔刷新測試矢量優化測試矢量和測試過程。

(1)加權偽隨機測試矢量生成：加權偽隨機測試矢量生成能夠利用較短的測試碼長度(即較短的測試時間)達到較高的測試故障覆蓋率。為了縮短測試碼并改進故障覆蓋率，這種測試矢量生成方式可以調節在輸入端產生0或1的概率，有效檢測到難檢測的故障。在偽隨機測試碼中，每個輸入端產生0或1的概率為50％。

(2)插入式間隔刷新：由于數據線具有一定的電平保持特性，因此對于一組數據總線I／O而言，在BS-Cell處于讀狀態時(如處于Update狀態)，Cell單元的Output Enable Control Cell處于有效狀態，測試矢量通過BS-Cell施加至I／O數據總線，如果下一個時鐘節拍，BS-Cell處于寫狀態(如處于Capture狀態)，由于數據線的電平保持特性，則有可能在此時間，BS-Cell所Capture回讀的數據為上一個時鐘節拍的Update數據，造成測試不穩定。解決的辦法是在每一次讀狀態結束后，系統根據讀狀態的間隔時間，隨機產生一組與上一組測試矢量不同的數據，命名為*data，對I／O總線進行間隔刷新。

實驗結果及分析

現以某新型雷達點跡處理數字電路為例進行系統功能驗證。整個電路采用DSP+FPGA的設計架構，其主要芯片包括：5片DSP(ADSP21060)、2片FPGA(AtleraFlex EPF10K系列)、8片雙口RAM(QFP封裝)，其他E2PROM、HC244(SOP封裝)、HC245(SOP封裝)等。電路設計復雜，芯片多，PCB布局布線密度大，采用ICT、功能測試TPS開發難度大。

利用本邊界掃描自動測試系統，結合MERGE方法，對上述電路板進行TPS開發實驗及故障診斷，測試結果如圖5所示。

插入模擬故障(U8-6 stuck to O)，重新仿真：掃描鏈測試PASSB-Scan器件簇測試PASSNB-Scan器件簇測試Failed(Report：Pin(s)：U3-25，R26-2，U8-6，R26-1 possible stuck at low，the BSnodes is U31-21(R／W))。

上述仿真結果表明，融合MERGE方法所構建的基于邊界掃描的板級自動測試系統，自動化程度高，故障隔離準確有效。

篇8

【關鍵詞】 EDA 數字電路 電路仿真

數字電路主要有組合邏輯電路和時序邏輯電路兩部分組成，交通燈控制器的設計既可以涉及到這兩部分的基本原理的運用，又可以鍛煉學生對數電綜合電路的設計和分析能力，因此交通燈控制器的設計是數字電路一個很好的教學題材，在完成電路設計的同時配合電子設計自動化（EDA）教學，學生無需懂得深入的SPICE技術就可以很快地進行捕獲、仿真和分析新的設計，EDA可以很好地、很方便地把剛剛學到的理論知識用計算機仿真真實的再現出來。并且可以用虛擬儀器技術創造出真正屬于自己的儀表。極大地提高了學員的學習熱情和積極性。真正的做到了變被動學習為主動學習。目前在各高校教學中普遍使用EDA仿真軟件是Multisim10.1， 是美國國家儀器（NI）有限公司推出的以Windows為基礎的仿真工具，適用于板級的模擬/數字電路板的設計工作。

下面介紹以Muitisim10.1 為平臺設計一個十字路通控制器系統的過程.

1 設計要求

設計一個十字路口的交通燈控制器，要求主干道和支干道交替運行，主干道每次通行時間都設為30秒；支干道每次通行時間都設為20秒；綠燈可以通行，紅燈禁止通行；每次綠燈變紅燈時，要求黃燈先亮5秒鐘（此時另干道的紅燈不變）；十字路口要有數字顯示，作為等候的時間提示。要求主干道和支干道通行時間及黃燈亮的時間均以秒為單位做減法計數。黃燈亮時，原紅燈按1Hz的頻率閃爍。

2 交通控制器電路設計與仿真

2.1 狀態控制器的設計

根據設計要求，主干道和支干道紅、綠、黃燈正常工作時，只有四種可能：主干道車道綠燈亮，支干道車道紅燈亮，用S0表示，綠燈亮足規定的時間間隔30秒時，控制器發出狀態轉換信號，轉到下一工作狀態；主干道車道黃燈亮，支干道車道紅燈閃爍，用S1表示，黃燈亮規定的時間間隔5秒時，控制器發出狀態轉換信號，轉到下一工作狀態；主干道車道紅燈亮，支干道車道綠燈亮，用S2表示，綠燈亮足規定的時間間隔20秒時，控制器發出狀態轉換信號，轉到下一工作狀態；主干道車道紅燈閃爍，支干道車道黃燈亮，用S3表示，黃燈亮足規定的時間間隔5秒是，控制器發出狀態轉換信號，系統又轉換到最初種狀態。可以用一個2位二進制計數器實現這四種狀態：S0=00，S1=01，S2=10，S3=11，本設計用74ls190連接成二進制加法計數器，電路圖如圖1所示：

2.2 狀態譯碼器的設計

狀態控制器已經產生了四種狀態，用Q2，Q1兩位二進制數組合來表示S0到S3四種狀態，狀態譯碼器要求利用Q2，Q1分別控制主、支干道上紅、綠、黃信號燈的狀態，紅、綠、黃信號燈狀態與控制器的輸出Q2，Q1關心可用表1（1不是燈亮，0表示燈滅）來表示。由信號真值表可以設計出狀態譯碼器電路，如圖2所示：

74LS245為8個雙向3態緩沖電路。主要使用在數據的雙向緩沖，～G=0，DIR=0，B->A；～G=0， DIR=1， A->B；～G=1， DIR為0或者1，輸入和輸出均為高阻態；高阻態的含意就是相當于沒有這個芯片。在本電路中是實現紅燈的閃爍，無論是主干道還是支干道，Q1為1，可以利用Q1來控制～G，當Q1為1，～ Q1為0，～G為0，秒信號就可以輸入電路，實現紅燈的閃爍。

2.3 倒計時電路的設計

根據設計要求，該系統共有四種狀態（S0-S3），在每種狀態都要求能夠自動調入不同定時時間的定時器，完成30S、20S、5S的倒計時顯示。該定時器由兩片74LS190構成減法計算器實現，初始值可通過三片74LS245完成預置數，顯示電路用自帶譯碼功能的兩個數碼管實現兩位十進制數的顯示。設計的定時倒計時電路如圖3所示：

2.4 仿真結果

將上述各單元電路組合起來，可以得到交通控制燈的整體電路，點擊Multisim 10.1 軟件的“Simulate/ Run”按鈕，便可以進行交通燈控制器的仿真。電路的倒計時顯示首先為30 s，此時主干道綠燈亮，支干道紅燈亮，進入狀態S0，倒計時為0后，主干道黃燈亮，支干道紅燈閃爍，閃爍的頻率為1HZ，進入狀態S1，倒計時從5開始計時，倒計時為0后，主干道紅燈亮，支干道綠燈亮，進入狀態S2，倒計時從20開始計時，倒計時為0后，主干道紅燈閃爍，閃爍的頻率為1HZ，支干道黃燈亮，進入狀態S3，倒計時從5開始計時，倒計時為0后，又回到S0狀態，如此循環下去。

3 結語

該設計通過把數字電路的分析與設計與EDA相互結合，完成交通燈控制器各個單元電路和整體電路的設計和仿真，很好的解決目前高校教育中理論教學與實際動手實驗相脫節，試驗室條件不足等問題。電路設計仿真成功后再構建實際電路，既可以降低成本，又大大提高了教學和專業設計的效率，對老師教學也是一個很好的提高和促進。

參考文獻

[1]孫曉艷，黃萍.基于Multisim 的電子電路課堂教學[J].微電子技術，2006（24）.

[2]周凱，郝文化.EWB 虛擬電子實驗室——Multisim7 &Ultiboard7 電子電路設計與應用[M].北京： 電子工業出版社，2006.

[3]張艷春.數字電子系統的EDA 設計方法研究[J].現代電子技術，2009（17）.

[4]鄭步生，吳渭.Multisim 2001 電路設計及仿真入門與應用[M].北京：電子工業出版社，2002.

篇9

關鍵詞：Multism；仿真；數字電路；課程設計

中圖分類號：TP311.52 文獻標識碼：A 文章編號：1007-9599 (2011) 23-0000-01

Implementation of Multism-based Digital Alarm in Digital Circuits Curriculum Design

Li Yan1,Zhang Yiyang2

(1. Information Engineering School of Jilin Business and Technology College,Changchun 130062,China;2.Armored Force Institute of Technology, Changchun 130031,China)

Abstract:In this paper,digital teaching specific content,for example,specify Multism simulation software in teaching digital circuit applications.

Keywords:Multism;Simulation;Digital circuit;Curriculum design

一、引言

數字電路課程設計作為一門理論與實踐并重課程，重點培養學生在數字電子綜合設計過程中，對實際問題進行分析和解決的能力，以提高學生在數字電子領域的知識、經驗、方法等綜合技能。由于條件限制，目前數字電路課程設計以理論分析為主，缺少相應實踐環節。本文針對學校實驗設備配置和學生實際情況，提出基于multisim虛擬課程設計教學方法，以進一步增強學自主性，充分激發和挖崛學生創新潛力。

二、Multism簡介

Multisim是美國國家儀器（NI）有限公司推出的以Windows為基礎的仿真工具，它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有很廣泛的仿真分析能力。適用于板級的模擬/數字電路板的設計工作。工程師們可以使用Multisim交互式地搭建電路原理圖，并對電路進行仿真。Multisim提煉了SPICE仿真的復雜內容，這樣工程師無需懂得深入的SPICE技術就可以很快地進行捕獲、仿真和分析新的設計，這也使其更適合電子學教育。通過Multisim和虛擬儀器技術，PCB設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設計和測試這樣一個完整的綜合設計流程。

三、基于Multisim的計數報警器設計

（一）任務分析

1.總體方案確定。根據系統的邏輯關系將系統分解，畫出系統的原理框圖，確定框圖間各種信號的邏輯關系與時序關系。

2.課題分析與研究。。了解以上設計要求后，確定設計系統的全部功能，要求及計數指標，熟悉控制對象和處理信號的各種參數，特點和關系。

3.單元電路繪制與仿真。選擇合適的數字電路器件，用Multism仿真，并繪制各單元的邏輯電路圖。

4.分析電路。充分分析單元電路，尤其對控制信號要從邏輯關系，正反極性，時序幾個方面進行深入考慮，確保不發生沖突，在深入分析的基礎上通過對原設計電路的不斷修改，最后獲得最佳的設計方案。

（二）方案論證

1.555定時器的連接。555定時器是一種功能強大的模擬數字混合集成電路，有二個比較器A1和A2，有一個RS觸發器，R和S高電平有效。三極管VT1對清零起跟隨作用，起緩沖作用。三極管VT2是放電管，將對外電路的元件提供放電通路。比較器的輸入端有一個由三個5kW電阻組成的分壓器，由此可以獲得和兩個分壓值，一般稱為閾值。555定時器的1腳是接地端GND，2腳是低觸發端TL，3腳是輸出端OUT，4腳是清除端Rd，5腳是電壓控制端CV，6腳是高觸發端TH，7腳是放電端DIS，8腳是電源端VCC。555定時器的輸出端電流可以達到200mA，因此可以直接驅動與這個電流數值相當的負載，如揚聲器、發光二極管等。

2.發光二極管的連接。LED產品的種類繁多，有共陰極電路，還有共陽極電路。本次設計采用共陽極電路。

3.74ls192和74ls247。74ls192異步十進制計數器這個計數器是十進制的，在設計時電路比較簡單，我們在學習進制設計時已經使用過，基本了解它的各項功能。對于六進制的設計不是很大的問題，同時由于RST清零，L`D`的保持功能可以很方便的實現清零開始，暫停繼續這兩個功能。因此我選用這種方案。

四、具體方案實施

1.利用數字電子技術基礎知識設計一個計數報警器，該計數報警器的設計采用的元件主要有譯碼器74LS247、十進制計數器74LS192、555組成的單穩態觸發器。該計數報警器計數最大值是99，當計數溢出時放出聲光報警，報警時間為10秒，計數脈沖由按鈕和555組成的單穩態觸發器產生。數字電路系統一般包括輸入電路、控制電路、輸出電路、時鐘電路和電源等。輸入電路主要作用是將被控信號轉換成數字信號，其形式包括各種輸入接口電路。比如數字頻率計中，通過輸入電路對微弱信號進行放大、整形，得到數字電路可以處理的數字信號。模擬信號則需要通過模數轉換電路轉換成數字信號再進行處理。在設計輸入電路時，必須首先了解輸入信號的性質，接口的條件，以設計合適的輸入接口電路。

2.選擇74ls192兩片、74ls247兩片、74ls04一片、數碼管兩枚、電阻若干、電容若干、開關一個。首先根據74ls192的功能表的功能，將兩片74ls192連成十進制計數器，是輸出的數字為從1到99，然后清零。用相應電阻和電容以及555組成單諧振蕩器，和74ls192相連，根據74ls247的功能，分別將兩片74ls247連接到兩片74ls192的相應端，然后將共陽極數碼管兩枚分別于兩片74ls247相連，中間加100歐電阻，先在草稿紙上繪制實現功能的草圖，經過反復的修改論證，以期達到最理想的狀態。然后用multism軟件根據原先繪制的電路圖繪制各單元的相應邏輯電路圖，進行仿真。

3.用multism軟件根據原先繪制的電路圖繪制各單元的相應邏輯電路圖后，進行仿真，期間可能會出現不能正常實現原先所設定的功能，但經過思考與修改，設計出能正常實現所要求的功能的電路圖，用multism進行仿真，得出所要的結果。在各單元電路設計的基礎上，用multism軟件把各單元電路連接起來，繪制出符合軟件要求的系統整體邏輯電路圖。系統整體電路設計完成后，對系統整體進行仿真，驗證設計的正確性。

五、結論

針對學校實驗設備配置和學生實際情況，并通過基于multisim虛擬課程設計教學方法，使學生對數電這門課有了更深的了解，鍛煉了學生的動手操作能力，以及把所學知識運用到實際的生活當中去的能力，并進一步增強學自主性，充分激發和挖崛學生創新潛力。

參考文獻：

篇10

Abstract： The introduction of the new course is an art of teaching， the successful introduction of new course can quickly attract the attention of students， and it is a successful half of the class. According to the characteristics of the course of "digital circuit and logic design"， which is rich in content， theoretical abstraction， large span and strong practicality， this paper puts forward several specific new course introduction methods and applies them to the teaching process. Practice had proved that dull knowledge became lively and cheerful with these methods，and students took part in all discuss in classroom actively to improve the teaching and then successfully fulfill it.

P鍵詞：新課導入；數字電路與邏輯設計；教學

Key words： the introduction of the new course；digital circuit and logic design；the teaching

中圖分類號：G642.3 文獻標識碼：A 文章編號：1006-4311（2017）11-0181-02

0 引言

《數字電路與邏輯設計》課程是測控技術與儀器、電子信息工程、電氣工程及自動化、計算機等專業的一門專業基礎課程。該課程詳細介紹了數字邏輯的基礎內容、邏輯門電路、組合邏輯電路、鎖存器和觸發器、時序邏輯電路、脈沖波形的變換與產生、數模與模數轉換、存儲器和可編程邏輯器件[1]。該課程結合集成芯片，進行系統而廣泛的描述，旨在培養學生了解和掌握典型數字集成電路的基本知識、使用方法和設計要點的基本技能。

該課程是許多專業的學生接觸的第一門與實際電子、電器緊密相關的一門課程，更是學生學習今后專業課的基礎。如何引導學生盡快入門，并且學好該課程，是教師需要認真考慮的一個重要問題。本文重點從新課導入方法來闡明如何學好該課程，因為良好的開端是成功的一半。新課導入引人入勝，可以產生凝聚效應，即凝聚學生的注意力、思想、情感，進而對該課程產生學習興趣。本人根據教學經驗的積累，將多種實用的導入方法總結歸納，根據知識點的特點，采用不同的新課導入方式，以期達到最有效的教學效果。

1 新課導入方法

1.1 史料法導入

《數字電路與邏輯設計》課程比較枯燥，教師如果適時、合理地將與該課程有關的歷史人物或事件引入該課程，必將為枯燥的課程帶來幾分生動，同時激發學生的求知欲。如講授數字電路與數字信號基礎知識的時候，首先介紹電子技術的發展歷程，從1906年福雷斯特等發明電子管，到1948年肖克利等發明晶體管。從60年代初出現的只有4個邏輯門的小規模集成電路，到目前使用的超大規模集成電路。每當電子器件有一次變革，電子技術就有一次突破性進展。每當電子器件發生變革的時候都伴隨著與歷史人物有關的有趣的小故事。通過歷史人物的故事，加深學生對電子器件的認識。這樣，很容易激發學生的學習興趣，促使他們認真地去學習各種電子器件，并且深深體會每種器件所代表的時代特征，為后續知識的學習奠定基礎。

1.2 溫故導入

溫故而知新是一種由已知向未知的導入方法，傳統、簡單、有效。通常以舊知識為鋪墊，采用提問的方式復習已學知識，找出已學知識與新知識相聯系的紐帶，自然地過渡到對新知識的學習。這樣既可以鞏固所學知識，又可以幫助學生全面認識事物，提升學生的分析能力以及對知識的融匯貫通能力。比如講授二進制數的算數運算時，先在黑板上給出一個十進制數，讓學生轉換成相應的二進制數、八進制數和十六進制數，這樣不但復習了不同的數制，而且可以順利引入二進制數的算數運算。因為加強了學生對十進制數到二進制數之間的轉換之后，再來學進制數的運算就會事半功倍。

1.3 實例導入

實例導入即通過舉例子或者練習題來回憶舊知識，并且很自然地過渡到新知識。比如，在最小項和卡諾圖講解結束，將要講邏輯函數的卡諾圖化簡時。首先，給出一個邏輯函數表達式，接著提問學生“該表達式是不是最小項表達式？如果不是則寫出其最小項表達式的形式和最小項編號的形式”；然后，根據學生已經寫好的最小項表達式填寫卡諾圖，這樣就通過一個例子將最小項和卡諾圖的相關知識回憶和應用了一遍；最后，針對題目所給的邏輯函數表達式提問學生“該表達式是不是最簡的形式呢？若不是該如何化簡？”這時學生很自然地會用代數化簡法進行化簡，化簡完成之后告訴學生代數化簡法的缺點并引出卡諾圖化簡法。即代數化簡法要求熟練掌握邏輯代數的基本定律，而且需要一些技巧，特別是經代數法化簡后得到的邏輯表達式是否是最簡式較難掌握，這就給使用代數化簡法帶來一定的困難，使用卡諾圖化簡法可以比較簡單而直觀地得到最簡邏輯表達式。那么，這個時候學生自然會被卡諾圖化簡法所吸引，順理成章進入新課程。

再比如，當講解到編碼器時，在講解之前先舉一個大家很熟悉的例子，即每個學生都有一個學號，名字可以重名，但是學號是唯一的，這就是用十進制數將學生進行了編碼。緊接著提出“在數字電路里面，什么是編碼呢？”帶著該問題引入到新課的學習中。

以實例為橋梁導入新課的方法有很多種方式，都是通過舉例吸引學生注意力，并且強化學生對理論知識的運用，使師生之間更容易產生互動。

1.4 對比導入

所謂對比導入就是根據新舊知識的關聯點、異同點，采用正反對比的方式導入新課。《數字電路與邏輯設計》課程中功能相反、思路相反的例子很多。組合邏輯電路的分析與設計、時序邏輯電路的分析與設計、編碼器與譯碼器等等。在講授這些內容時，應用對比法導人可以使學生加深對所學知識的理解與掌握。

比如，組合邏輯電路的分析講解結束，將要講組合邏輯電路的設計時。首先，回顧組合邏輯電路的分析，即已知條件是邏輯電路，待求條件是邏輯功能；然后，緊跟著提問學生“如果反過來，即已知條件是邏輯功能，待求條件是邏輯電路，又該如何解決呢？”由此過渡到新課，即組合邏輯電路的設計。同樣，同步時序邏輯電路的分析講解結束之后，依然采用對比導入方式引出并講解同步時序邏輯電路的設計。

又比如，在講授譯碼器時，通過回顧編碼器的工作過程對比引入譯碼器的工作過程。即先列出三位二進制編碼器的編碼表，然后說明譯碼器和編碼器的工作過程相反，編碼器是將某種信號或十進制數碼（輸入）編成二進制代碼（輸出），譯碼器則是將二進制碼（輸入）按其編碼時的原意譯成對應的信號或十進制數碼（輸出），從而很容易列出三位二進制譯碼器的狀態表。這樣，通過對比的方式回顧并學習了編碼器的知識和譯碼器的狀態表之后，再介紹譯碼器的其余知識就會很容易，學生也會很好地區別和理解編碼器及譯碼器。同樣，數據分配器和數據選擇器、數～模轉換器和模～數轉換器、鎖存器和觸發器等很多內容的講解都可以采用對比的方式。

1.5 實物導入

《數字電路與邏輯設計》課程是一門應用性、實用性都很強的課程，如果教師能恰當地選擇一些與講課內容密切相關又符合學生認知能力的電子小產品來導入新課，也不失為一種引發學生興趣，培養解決實際問題的好方法。在講組合邏輯電路設計時，筆者以“設計好的一個切實可行的表決器”為例導入新課，告訴學生們學完今天的內容，你就會做表決器，甚至更復雜的電子產品。這樣理論和實際一下子聯系起來了，學生們也一下子來了精神。此時，教師適時提問“實際中的表決器有什么特點？它屬于什么電路？怎樣實現呢？”這樣因勢利導地切入正題引入這節課要講的內容。教師要善于引用學生熟悉的現象、事例來導入新課，使學生有一種親切感和實用感，從而激發學生興趣，讓學生真正感受到學習了此課程我就可以做什么。

再比如，在講授典型的時序邏輯電路的時候，將已經設計好的計數器帶入教室，讓學生們先了解一下其功能，以及現實生活中經常用到計數器的地方，加強理論與實際的聯系；然后通過提問學生“計數器的電路是如何來設計的？怎樣實現呢？”這樣不僅可以有效地吸引學生注意力，而且很自然地過渡到新知識的講解。需要實物導入的地方很多，再比如單穩態觸發器、施密特觸發器、多諧振蕩器等的講解都可以采用實物導入的方式，通過實物加深學生對理論知識的理解與鞏固，提升學生的感性認識，從而使枯燥的課堂變得活躍、充滿學習熱情。

2 結束語

新課導入是課堂教學中一個必不可少的環節，是教師引導學生參與學習的過程和手段，也是教師必備的一項基本的教學技能，有效的課堂導入可以充分體現學生的主體地位和教師的主導作用。通過上述方法的實踐證明：一些成功的、高效的新課導入可以開啟學生的思維，提高教W質量，為學生后續專業課的學習奠定良好的基礎。

參考文獻：

[1]白彥霞，張秋菊.數字電子技術基礎[M].北京：北京郵電大學出版社，2009.