摘要通過對處理器技術的跟蹤，給出了基于密碼算法的32位安全處理器的結構，并對密碼算法核的結構和軟件進行設計與研究，最后結合安全處理器的應用領域，充分肯定了研究安全處理器的重要性。

關鍵詞處理器、安全處理器、安全模塊、密碼模塊

1引言

現有的安全技術似乎始終存在著局限性，防火墻被動防御無法阻止主動入侵行為、應用級過濾檢測與處理能力存在矛盾，背負眾望的IPv6技術也無法鑒別主機、用戶真實身份，無法阻止攻擊報文。當系統的安全越來越岌岌可危，人們開始嘗試從芯片的角度去解決安全難題。要保證信息安全首先要保證擁有自有版權的安全芯片。目前，安全芯片設計在信息安全領域已取得了很大成績，在密碼學研究方面已經接近國際先進水平，嵌入式密碼專用芯片也已開發成功，但密碼芯片在功能與速度方面還滯后于系統和網絡的發展，特別在高速密碼芯片方面與國際先進水平有很大差距。同時，在CPU方面，不管是通用處理器、嵌入式處理器還是專用微處理器技術已經很成熟，國內多個單位都把嵌入式處理器作為切入點，如中科院計算所的“龍芯”、北大微處理器中心的“眾志”、中芯的"方舟"等，嵌入式CPU已作為SOC芯片的核心，但很少考慮安全方面，特別是針對國內的專用密碼算法。具有自主版權的CPU才是安全的CPU，只有具有自主知識產權的CPU不斷取得新突破，對我國的信息安全才具有重大現實意義。隨著網絡速度的不斷提高，微電子技術的不斷發展，在芯片中加入安全功能成為一種趨勢，特別是在個人電腦的芯片設計中。研制安全處理器將是今后安全產品的發展趨勢。

2安全處理器的技術跟蹤2.1嵌入式處理器

目前處理器的劃分從應用角度出發，分三類：通用處理器、嵌入式處理器、專用處理器。這些分類都是相對的，只是在一定程度上反映CPU的特性。

摘要通過對處理器技術的跟蹤，給出了基于密碼算法的32位安全處理器的結構，并對密碼算法核的結構和軟件進行設計與研究，最后結合安全處理器的應用領域，充分肯定了研究安全處理器的重要性。

關鍵詞處理器、安全處理器、安全模塊、密碼模塊

1引言

現有的安全技術似乎始終存在著局限性，防火墻被動防御無法阻止主動入侵行為、應用級過濾檢測與處理能力存在矛盾，背負眾望的IPv6技術也無法鑒別主機、用戶真實身份，無法阻止攻擊報文。當系統的安全越來越岌岌可危，人們開始嘗試從芯片的角度去解決安全難題。要保證信息安全首先要保證擁有自有版權的安全芯片。目前，安全芯片設計在信息安全領域已取得了很大成績，在密碼學研究方面已經接近國際先進水平，嵌入式密碼專用芯片也已開發成功，但密碼芯片在功能與速度方面還滯后于系統和網絡的發展，特別在高速密碼芯片方面與國際先進水平有很大差距。同時，在CPU方面，不管是通用處理器、嵌入式處理器還是專用微處理器技術已經很成熟，國內多個單位都把嵌入式處理器作為切入點，如中科院計算所的“龍芯”、北大微處理器中心的“眾志”、中芯的"方舟"等，嵌入式CPU已作為SOC芯片的核心，但很少考慮安全方面，特別是針對國內的專用密碼算法。具有自主版權的CPU才是安全的CPU，只有具有自主知識產權的CPU不斷取得新突破，對我國的信息安全才具有重大現實意義。隨著網絡速度的不斷提高，微電子技術的不斷發展，在芯片中加入安全功能成為一種趨勢，特別是在個人電腦的芯片設計中。研制安全處理器將是今后安全產品的發展趨勢。

2安全處理器的技術跟蹤

2.1嵌入式處理器

在對線性穩壓器作了評估后，我們還需要遍歷所有的開關穩壓器可選方案。是應該采用同步方式還是異步方式；用電流模式還是電壓模式；脈沖寬度、脈沖頻率還是磁滯開關？還需要其它特性嗎？如果可選的線性穩壓器和開關穩壓器實在太多，要找到一個最適合自己產品的方案，就應該把應用需求列出一個詳細清單，然后同各種可供選擇的方案進行比較。應該記住：選擇正確設計的過程包括三個步驟，第一步就是建立有關需求、約束以及所期望特性的完整清單，從而全面理解自己的需要并使其文檔化。

這個清單開始于一些基本要素：如輸入電壓、輸出電壓以及負載電流。然后盡可能多地添加其它信息。清單中包含的需求、約束和期望特性越多，就更容易縮小可選方案的范圍。這一清單可以提示出什么是重要的，并幫助理解及證明自己的最終決定。清單的其它項可能包括：成本、尺寸、電壓降（壓差VIN-VOUT的最低值）、最小/最大輸入電壓、最小/最大可接受負載電壓、容錯/精度、負載瞬態電流、線路調整率、靜態電流、電池類型及壽命、開/關腳、封裝/布局/定位的限制、順序、軟起動、環境溫度、期望和禁止的開關頻率、對部件來源/類型的限制等等。除此以外，是否還有其它因素會影響到最終決策呢？

經過對需求與約束的充分考察并使之文檔化后，第二個步驟是研究選擇線性穩壓器的可行性。這一步很有必要，這樣可以在研究線性穩壓器優劣的同時，快速地縮小可選范圍。最重要的一些計算都很簡單，通過這些計算可以確定功率損耗、效率以及需要的散熱方式：首先，用IOUT與壓差VIN-VOUT的乘積計算出功率損耗，然后與IC內部電路的功耗相加：PLOSS=[(VIN-VOUT)×IOUT]+PIC，其中，PIC=VIN×IGND（IGND亦為ISUPPLY或IQ）。

確認采用了最大的VIN和最小的VOUT來計算最差情況的數值。電源通常指定了最大VIN，而最小VOUT的準確值可以通過數據表得到。接下來計算給負載提供的功率，方法是用輸出電壓乘以負載電流：POUT=VOUT×IOUT。最后，計算效率：用加到負載上的輸出功率除以系統總功率：效率=POUT/(POUT+PLOSS)。于是就得到了一些關鍵數據，可以用來篩選線性穩壓器。

圖1，線性穩壓器壓差VIN-VOUT(VDIFF)范圍內，功率損失與IOUT關系。

功率損耗有兩個后果：發熱和低效率。使用線性穩壓器的關鍵在于是否可以發散和耐受產生的熱量，以及避免由此所致電池壽命的縮減。另一個關鍵問題是，是否能通過提高LDO穩壓器的性能來維持它的候選資格。圖1顯示了在某個VIN-VOUT差(VDIFF)范圍內，功率損耗與IOUT的關系。圖2顯示了幾種常見封裝的功率耗散能力。如圖2所示，業界標準封裝技術可以在不加散熱片情況下提供超過2W的功耗。可將此數值與上面計算的PLOSS相比較。圖3按圖2所示順序和相對大小列出了各種封裝形式。

射頻識別(RFID)技術平穩地滲透到我們日常生活的許多方面。從超市的庫存管理到快速收款,這項技術正改變著許多現有的應用并支持新的應用。在RFID前端,“信號鏈”從有效裝置上的小標簽開始,將信息傳送給一個或多個RFID閱讀器,當標簽出現在特定的區域內時,閱讀器檢測。在RFID后端,基于服務器的系統保持并更新標簽數據庫。RFID系統框圖如圖1所示。

當今,大多數RFID閱讀器都采用多個處理器來滿足應用需求。通常其中一個是連接模數轉換器(ADC)和數模轉換器(DAC)的信號處理器。另一個是與本地或者遠程服務器通信的網絡處理器,用于信息存儲和恢復。但Blackfin系列等處理器能夠管理這些不同的功能——信號轉換和網絡連接。

本文首先介紹了RFID技術以及它能支持的當前和未來的應用。然后,針對RFID閱讀器的功能,本文將研究運行在RFID閱讀器和服務器連接所需要的基本軟件組成。

RFID系統概述

RFID是一種采用射頻(RF)傳輸識別代碼、分類代碼和(或)跟蹤目標的通信系統。每個目標都有自己的RFID標簽(也稱為應答器)。總系統用一個標簽閱讀器接收每個標簽的RF信號。閱讀器的嵌入式軟件管理查詢、接收標簽信息的解碼和處理以及與存儲系統通信、收藏標簽數據庫和其他相關信息。

RFID的應用

摘要：Neuron芯片是美國Mitorola公司和日本Toshiba公司制造的一種多處理器結構的神經元芯片。它將通信協議和控制用微處理器有效地集成在一起，實現通信、控制、調度和I/O等功能。本文以MC134150為例，介紹有關Neuron芯片的基本結構和組成、LonTalk協議以及應用系統的組成方式等。

關鍵詞：神經元芯片多處理器Neuron固件

一、Neuron芯片的基本組成

Neuron芯片作為一種多處理器結構的神經元芯片，有著完整的系統資源，如圖1所示，其內部集成有三個管線CPU，最高工作頻率可達10MHz。它設置有11編程輸入、輸出引腳（IO1～IO10），編程方法多達34種，方便了實現應用。片內設有EEPROM和RAM，支持有外部擴展多種存儲器的接口，最大存儲空間允許有64KB。內部含有兩個16位定時器/計數器，能夠由固件產生15個軟件定時器。Neuron芯片的長處還在于它的網絡通信功能，引出的五個通信引腳（CP0～CP4）提供了單端、差分和特殊應用模式等三種網絡通信方式。

1.處理器單元

Neuron芯片集成有三個處理器，其中一個用于執行用戶編寫的應用程序，另外兩個完成網絡任務。圖2示意了Neuron芯片內三個處理器的功能分配及與內部共享存儲器區域之間的關系。

32位ARM嵌入式處理器的調試技術

摘要：針對32位ARM處理器開發過程中調試技術的研究，分析了目前比較流行的基于JTAG的實時調試技術，介紹了正在發展的嵌入式調試標準，并展望期趨勢。

關鍵詞：嵌入式調試處理器JTAGNexusARM

隨著對高處理能力、實時多任務、網絡通信、超低功耗需求的增長，傳統8位機已遠遠滿足不了新產品的要求，高端嵌入式處理器已經進入了國內開發人員的視野，并在國內得到了普遍的重視和應用。ARM內核系列處理器是由英國ARM公司開發授權給其他芯片生產商進行生產的系統級芯片。目前在嵌入式32位處理器市場中已經達到70%的份額。筆者在對三星公司的ARM7芯片技術調試的過程中，對這些高端嵌入式系統的調試技術進行了總結。

傳統的調試工具及方法存在過分依賴芯片引腳、不能在處理器高速運行下正常工作、占用系統資源且不能實時跟蹤和硬件斷點、價格過于昂貴等弊端。目前嵌入式高端處理器的使用漸趨普及。這些處理器常常運行在100MHz，并且一些內部控制以及內部存儲器的總線信號并不體現在外部引腳上。這種片上系統（SystemonChip）、深度嵌入、軟件復雜的發展趨勢給傳統的調試工具帶來了極大的挑戰，也給嵌入式處理器開發工程師的工作帶來了不便，這就需要更先進的調試技術和工具進行配套。本文將詳細介紹在ARM處理器中采用的幾種片上調試技術（on-chipdebugger）。這些片上調試技術通過在芯片的硬件邏輯中加入調試模塊，從而能夠降低成本，實現傳統的在線仿真器和邏輯分析儀器的功能，并在一定的條件下實現實時跟蹤和分析，進行軟件代碼的優化。

1邊界掃描技術（JTAG）

摘要：以太網上聯卡是以ATM技術為內核的DSLAM設備中的一塊板卡，DSLAM設備通過它可直接與IP網絡相連，由于在進行ATM與IP轉換時要消耗大量資源，因而很容易使上聯卡成為整個系統的瓶頸。文章提出了一種基于網絡處理器IXP1200的以太網上聯卡設計方案，該方案利用IXP1200網絡處理器強大的數據處理能力和高度的靈活性來實現對數據的線速處理，同時也可根據需要增加新的功能。

關鍵詞：以太網上聯卡；網絡處理器；ATM；以太網；微碼；IXP1200

隨著網絡通訊技術的高速發展，寬帶接入技術成了當前電信接入技術的熱點。由于早期的寬帶技術以ATM為核心，各大廠家提供的核心芯片和線路接口芯片都是基于ATM技術的。而數據網絡主要以TCP／IP為核心，因此，為了解決ATM和TCP／IP的融合問題，就需要在DSLAM設備上提供ATM到以太網的轉換。但轉換過程中需要進行大量的數據處理，因此容易產生系統瓶頸，而上聯卡的設計就是為了解決在DSLAM設備中的ATM信元和以太網幀之間的高速轉發問題。本文提出了一種基于網絡處理器IXP1200的上聯卡設計方案，并對該方案的實現過程進行了詳細分析。

1網絡處理器IXP1200主要特性

網絡處理器是一種硬件可編程器件，通常是一種芯片，它是專門為處理網絡數據包而設計的。通過對硬件架構和指令集的優化，該網絡處理器不但可提供線速處理數據包的高質量硬件功能，同時還具備極大的系統靈活性。

IXP1200是英特爾公司生產的一款高檔網絡處理器，也是IXA（InternetExchangeArchitecture）架構的核心產品。IXP1200的內部結構如圖1所示，它內含1個主頻最高可達232MHz的處理核心StrongARM、6個RISC結構的可編程微引擎（每個微引擎包含4個硬件線程）、64位和最高104MHz的IXBus、32位的SRAM接口單元（工作頻率為核心頻率的一半）、64位的SDRAM接口單元（工作頻率為核心頻率的一半）、32位和最高66MHz的PCI總線接口單元等。IXP1200通過FBI接口單元和IXBus相連接。另外還有一套集成開發環境，可用于對微引擎進行應用開發，它支持匯編和C編程語言。

DSP器件按設計要求可以分為兩類。第一類，應用領域為廉價的、大規模嵌入式應用系統，如手機、磁盤驅動(DSP用作伺服電機控制)以及便攜式數字音頻播放器等。在這些應用中價格和集成度是最重要的考慮因素。對于便攜式電池供電的設備，功耗也是一個關鍵的因素。盡管這些應用常常需要開發運行于DSP的客戶應用軟件和外圍支持硬件，但易于開發的要求仍然是次要的因素，因為批量生產可以分攤開發成本，從而降低單位產品的開發成本。

另外一類是需要用復雜算法對大量數據進行處理的應用，例如聲納探測和地震探測等，也需要用DSP器件。該類設備的批量一般較小、算法要求苛刻、產品很大而且很復雜。所以設計工程師在選擇處理器時會盡量選擇性能最佳、易于開發并支持多處理器的DSP器件。有時，設計工程師更喜歡選用現成的開發板來開發系統而不是從零開始硬件和軟件設計，同時可以采用現成的功能庫文件開發應用軟件。

在實際設計時應根據具體的應用選擇合適的DSP。不同的DSP有不同的特點，適用于不同的應用，在選擇時可以遵循以下要點。

算法格式

DSP的算法有多種。絕大多數的DSP處理器使用定點算法，數字表示為整數或-1.0到+1.0之間的小數形式。有些處理器采用浮點算法，數據表示成尾數加指數的形式：尾數×2指數。

浮點算法是一種較復雜的常規算法，利用浮點數據可以實現大的數據動態范圍(這個動態范圍可以用最大和最小數的比值來表示)。浮點DSP在應用中，設計工程師不用關心動態范圍和精度一類的問題。浮點DSP比定點DSP更容易編程，但是成本和功耗高。

摘要：網絡處理器的設計、應用被認為是推動下一代網絡向高性能、靈活性方向發展的核心技術。本文從網絡設備研制角度，對網絡協議處理基本操作、網絡處理器產生技術需求、基本功能、體系結構特點、產品現狀、應用前景、未來發展進行研究。

關鍵詞：網絡處理器體系結構網絡設備數據分組網絡協議

網絡高速發展，對下一代網絡設備提出以下要求：具有優異性能，支持高速分組處理；具有高度靈活性，支持不斷變換高層網絡服務。傳統的基于GPP（GeneralPurposeProcessor）的網絡設備只滿足靈活性要求；基于ASIC(ApplicationSpecificIntegratedCircuit)的網絡設備只滿足高性能要求；網絡處理器能夠通過靈活的軟件體系提供硬件級的處理性能，基于NP（NetworkProcessor）的網絡設備具有高性能和靈活性。

1網絡處理器產生技術需求

以網絡設備核心部件更新為標志，網絡設備體系結構發展經歷了三個階段：

（1）以GPP為核心的網絡設備體系結構

摘要:文章從數據挖掘技術的應用特點入手重點探討在數據顯示處理器開發研究中需要特別注意的技術方法,并對整體的數據處理器開發過程做出了深入研究,對數據挖掘技術應用的詳細步驟進行整理,總結其中需要注意的技術要點。確保數據顯示處理器在開發研究中能夠提升穩定性,幫助進一步提升最終處理器的運行使用效率。

關鍵詞:數據挖掘技術；數據顯示；處理器開發

1數據挖掘技術的應用特點

數據是軟件開發以及功能實現的重要部分,經過開發人員對系統的整合研究,使用者可以輕松的在數據中發現有用信息,并對有用信息進行挖掘,通過這種方法可以更好的解決功能隱患沖突問題,無論是系統控制還是功能實現,都能夠達到更理想的使用效果。在對信息進行整合時。數據挖掘系統也能夠發現深層次的安全隱患,對數據做出進一步處理,在此方法下數據顯示處理器可以得到安全防護,以免在后續的使用中出現功能上的沖突矛盾,這也是提升處理器運行效率的有效技術方法。應用該挖掘系統在技術方面創新性得到了很大的提升,如果不能合理的對數據顯示處理器功能進行整合,可能會造成數據挖掘系統中的部分功能閑置,最終影響到工作計劃的穩定落實。下面文章將針對數據挖掘系統應用在顯示處理器開發中的具體形式進行介紹,結合使用功能完善方面來進行。

2數據挖掘流程

從數據本身來考慮,數據挖掘通常需要有信息收集、數據集成、數據規約、數據清理、數據變換、數據挖掘實施過程、模式評估和知識表示8個步驟。步驟(1)信息收集:根據確定的數據分析對象,抽象出在數據分析中所需要的特征信息,然后選擇合適的信息收集方法,將收集到的信息存入數據庫。對于海量數據,選擇一個合適的數據存儲和管理的數據倉庫是至關重要的。步驟(2)數據集成:把不同來源、格式、特點性質的數據在邏輯上或物理上有機地集中,從而提供全面的數據共享。步驟(3)數據規約:如果執行多數的數據挖掘算法,即使是在少量數據上也需要很長的時間,而做商業運營數據挖掘時數據量往往非常大。數據規約技術可以用來得到數據集的規約表示,它小得多,但仍然接近于保持原數據的完整性,并且規約后執行數據挖掘結果與規約前執行結果相同或幾乎相同。步驟(4)數據清理:在數據庫中的數據有一些是不完整的(有些感興趣的屬性缺少屬性值)、含噪聲的(包含錯誤的屬性值),并且是不一致的(同樣的信息不同的表示方式),因此需要進行數據清理,將完整、正確、一致的數據信息存入數據倉庫中。不然,挖掘的結果會差強人意。步驟(5)數據變換:通過平滑聚集、數據概化、規范化等方式將數據轉換成適用于數據挖掘的形式。對于有些實數型數據,通過概念分層和數據的離散化來轉換數據也是重要的一步。步驟(6)數據挖掘過程:根據數據倉庫中的數據信息,選擇合適的分析工具,應用統計方法、事例推理、決策樹、規則推理、模糊集,甚至神經網絡、遺傳算法的方法處理信息,得出有用的分析信息。步驟(7)模式評估:從商業角度,由行業專家來驗證數據挖掘結果的正確性。步驟(8)知識表示:將數據挖掘所得到的分析信息以可視化的方式呈現給用戶,或作為新的知識存放在知識庫中,供其他應用程序使用。如圖1所示。